TMS320C54xSofnwareDevelopmentFlomCsoutcefiles-Macro"sourceC compiler-files+咖Mnemonic-to-Assembler-algebraicArchiver'sourcetranslatorutility★-Assembler-NacroAssemabler-library"source-COFF-objectlLibrary-build-filesutilityArchiver+★-Libraryof-Assemblerobject"sourceLinker-files.Debuggingtools-Executable-COFFHexconversion-fileutility+FPROMCross-referenceC54XAbsolute listerlisterprogrammer图4TMS320C54X软件开发流程yf-f-06-cjy
yf-f4-06-cjy TMS320C54x Software Development Flow C soutce files • C • soutce • files C compiler • •Assembler •source • • • • • Assemabler C soutce files •COFF •object\ •files • • • • • • • • • Linker • •Executable •COFF •file • • • • Mnemonic-to -algebraic translator utility • •Assembler •source • • • • • Library-build utility • •Assembler •source • • • • • Debugging tools Cross-reference lister Absolute lister Hex conversion utility FPROM programmer C54X Archiver •Library of •object •files • • • • • • •Nacro •library • • • • • Archiver C soutce files •Macro •source •files • • • • 图 4 TMS320 C54X 软件开发流程
Object CodeLine NumbersSection100f19textf0101882280001f8420001110a36f16637000a38f86838Object FileTarget Memory0006bass0011RAM66642data0022dataEEPROM003301232600aa2600b2600ccBOMvectors430011003344bssNodata1010 wordsfeserved30No datanewvars31eight wordsteservedIntroduction to Common Object File Format图5（COFF文件及ObjectFile在存储器中的分配Example SystemProgramMemory40008000SRAMcode.VarEPROMFFFF6000幅54X8000EPROMconstA0000examplel.obj-0examplel.out-mexamplel.mapMEMORYProgram*/Page o:EPROMorg=8000h,len=8000h-I:/Data*/pageorg=4000h,len=2000hSRAM:DEPROM:0rg=8000h,len=2000hSECTIONSEPROMPAGE.text:>0.data:>DEPROMPAGE1SRAMPAGE1.bss:>图6C54X系统与CMD文件配置yf-f4-06-ciy
yf-f4-06-cjy 100f f010 0001 f842 0001 110a f166 000a f868 0006 Object Code 0011 0022 0033 0123 00aa 00bb 00cc 0011 0033 Nodata 10 words feserved No data eight words teserved Section text data vectors bss newvars Line Numbers 19 20 20 21 21 36 37 38 38 6 6 6 14 26 26 26 43 44 10 30 31 bass data RAM EEPROM BOM Object File Target Memory Introduction to Common Object File Format 图 5 COFF 文件及 Object File 在存储器中的分配 Example System Program Memory EPROM code 8000 FFFF 慍 54 X SRAM Var 4000 6000 EPROM const A0000 8000 e x am p le1 .o b j -0 e x a m p 1 e 1 .o u t -m e x a m p 1 e 1 .m a p M EM ORY { P a g e 0 : /* P ro g ra m * / E P R O M : o rg = 8 0 0 0 h ,le n = 8 0 0 0 h p a g e 1 :/* D a ta * / S R A M : o rg = 4 0 0 0 h ,le n = 2 0 0 0 h D E P R O M : o rg = 8 0 0 0 h ,le n = 2 0 0 0 h } S E C T IO N S { .te x t:> E P R O M P A G E 0 .d a ta :> D E P R O M P A G E 1 .b ss:> S R A M P A G E 1 } 图 6 C54X 系统与 CMD 文件配置
硬件EMC设计规范引言：本规范只简绍EMC的主要原则与结论，为硬件工程师们在开发设计中抛砖引玉。电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。EMC就围绕这些问题进行研究。最基本的干扰抑制技术是屏蔽、滤波、接地。它们主要用来切断干扰的传输途径。广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度，但已延伸到其他学科领域。本规范重点在单板的EMC设计上，附带一些必须的EMC知识及法则。在印制电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰。问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线形成的回路拾取噪声等。在高速逻辑电路里，这类问题特别脆弱，原因很多：1、电源与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁：2、信号频率较高，通过寄生电容耦合到步线较有效，串扰发生更容易：3、信号回路尺寸与时钟频率及其谐波的波长相比拟，辐射更加显著。4、引起信号线路反射的阻抗不匹配问题。一、总体概念及考虑1、五一五规则，即时钟频率到5MHz或脉冲上升时间小于5nS，则PCB板须采用多层板。2、不同电源平面不能重叠。3、公共阻抗耦合问题。模型：I1Zs1Zw12ZLZu2SZG1907/17141/NN12I,+12y4f4-06-ctly
yf-f4-06-cjy 硬件 EMC 设计规范 引言： 本规范只简绍 EMC 的主要原则与结论，为硬件工程师们在开发设计中抛砖引 玉。 电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。EMC 就围绕这些 问题进行研究。最基本的干扰抑制技术是屏蔽、滤波、接地。它们主要用来切断 干扰的传输途径。广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接 收器的敏感度，但已延伸到其他学科领域。 本规范重点在单板的 EMC 设计上，附带一些必须的 EMC 知识及法则。在印制 电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰。问题的种类 包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线 形成的回路拾取噪声等。 在高速逻辑电路里，这类问题特别脆弱，原因很多： 1、电源与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁； 2、信号频率较高，通过寄生电容耦合到步线较有效，串扰发生更容易； 3、信号回路尺寸与时钟频率及其谐波的波长相比拟，辐射更加显著。 4、引起信号线路反射的阻抗不匹配问题。 一、总体概念及考虑 1、五一五规则，即时钟频率到 5MHz 或脉冲上升时间小于 5ns，则 PCB 板须 采用多层板。 2、不同电源平面不能重叠。 3、公共阻抗耦合问题。 模型： ZS1 ZL1 ZS2 ZL2 I1 I2 ZG I1＋I2 VN1,2 VS1 VS2
V=I2Zc为电源I2流经地平面阻抗Z而在1号电路感应的噪声电压由于地平面电流可能由多个源产生，感应噪声可能高过模电的灵敏度或数电的抗扰度。解决办法：①模拟与数字电路应有各自的回路，最后单点接地；②电源线与回线越宽越好；③缩短印制线长度；④电源分配系统去耦。4、减小环路面积及两环路的交链面积。5、一个重要思想是：PCB上的EMC主要取决于直流电源线的Z。LLC中电源线分布电感与电容C→，好的滤波，L→0，减小发射及敏感。DZOL/C=377(d/w）（hr/r)，如果<0.1α极好。二、布局下面是电路板布局准则：低频模拟电路逻辑电路中频高频模拟接口电路逻辑接口电路连接器连接器yf-f4-06-ciy
yf-f4-06-cjy VN1＝I2ZG为电源 I2流经地平面阻抗 ZG而在 1 号电路感应的噪声电压。 由于地平面电流可能由多个源产生，感应噪声可能高过模电的灵敏度或数电 的抗扰度。 解决办法： ①模拟与数字电路应有各自的回路，最后单点接地； ②电源线与回线越宽越好； ③缩短印制线长度； ④电源分配系统去耦。 4、减小环路面积及两环路的交链面积。 5、一个重要思想是：PCB 上的 EMC 主要取决于直流电源线的 Z 0 C→∞，好的滤波，L→0，减小发射及敏感。 Z0＝L/C＝377(d/w) (μr/εr)，如果 < 0.1Ω极好。 二、布局 下面是电路板布局准则： C L L C 电源线分布电感与电容 低频 中频 模拟接口电路 逻辑接口电路 连接器 连接器 高频 模拟电路 逻辑电路 D W
时钟中继/低速低频数字I/O逻辑电路存储器摸一数转换器低频模拟I/O数一模转换器带状电缆连接器1、晶振尽可能靠近处理器2、模拟电路与数字电路占不同的区域3、高频放在PCB板的边缘，并逐层排列用地填充空着的区域4、三、布线1、电源线与回线尽可能靠近，最好的方法各走一面。2、为模拟电路提供一条零伏回线，信号线与回程线小与5：1。3、针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线。4、手工时钟布线，远离1/0电路，可考虑加专用信号回程线。5、关键线路如复位线等接近地回线。6、为使串扰减至最小，采用双面#字型布线。7、高速线避免走直角。8、强弱信号线分开。四、屏蔽1屏蔽》模型：入射反射发射屏蔽材料吸收区域屏蔽效能SEdB)=反射损耗R(dB)+吸收损耗A(dB）高频射频屏蔽的关键是反射，吸收是低频磁场屏蔽的关键机理。yf-f4-06-cjy
yf-f4-06-cjy 1、 晶振尽可能靠近处理器 2、 模拟电路与数字电路占不同的区域 3、 高频放在 PCB 板的边缘，并逐层排列 4、 用地填充空着的区域 三、布线 1、电源线与回线尽可能靠近，最好的方法各走一面。 2、为模拟电路提供一条零伏回线，信号线与回程线小与 5：1。 3、针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线。 4、手工时钟布线，远离 I/O 电路，可考虑加专用信号回程线。 5、关键线路如复位线等接近地回线。 6、为使串扰减至最小，采用双面＃字型布线。 7、高速线避免走直角。 8、强弱信号线分开。 四、屏蔽 1 屏蔽 > 模型： 屏蔽效能 SE(dB)＝反射损耗 R(dB)＋吸收损耗 A(dB) 高频射频屏蔽的关键是反射，吸收是低频磁场屏蔽的关键机理。 入射 反射 发射 屏蔽材料 吸收区域 中继/低速 低频数字 I/O 逻辑电路 时钟 低频模拟 I/O 带状电缆连接器 摸－数转换器 数－模转换器 存储器