教学目标:己经掌握的內容 °计算机的五个基本部件 处理器 输入 控制 存储器 数据通路 输出 °本讲主题高级流水线技术 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 7 "ÿ¼´µé eukXhþÎ¼Ê el ¬{T { DBîà ,|< ØÚ< g9gÎ
参考: MIPS R300时钟定时策略身团 hi1 phi2 °双相无重叠时钟(2- phase non- overlapping clocks) °流水线段两级锁存(电平使能) hi2 边沿触发 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ ò3 0,3650,365´&ÏÊ& e Ì´¡´ÊsÄSKDVHQRQRYHUODSSLQJ FORFNVÅ eø{Õ,Ä GSÑÅ SKL SKL SKL SKL SKL º¥
MIPS R3000指令流水线 Inst Fetch Reg. Read ALU /EA Memory Write Reg TLB|-Cache RF Operation WB E.A. TLb D-Cache 使用资源情况 TLB TLB I-cache RE WB ALU ALU D-Cache 在第一相进行写,在第二相进行读>消除了从WB段的旁路 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 0,3650,3657qdï ,QVW)HWFK 'HFRGH 5HJ5HDG $/8($ 0HPRU\ :ULWH 5HJ 7/% ($7/% '&DFKH 7/% ,FDFKH 5) $/8$/8 7/% '&DFKH :% Süd üÔ̯ m ü`̯ Ï !\8Z¢:%Xà ,&DFKH 5) 2SHUDWLRQ :%
头于r1的数据冒险 ·立即向后相关就可能出现冒险 厉囫(时钟局ID/ RF EX MEM WB addr1,r2r3盯RgE厢DMRe 指 sub r4r1r3 IM国Reg DM H Reg and r6, ri, r7 IM R 次 DM H la 序prr8,r1r9 R eg DM F Reg or rio.r1r11 在MPSR3000水线中,无需从WB段进行前递! 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ GåâÌGÃÑÎf= £¾U´  DGGUUU VXEUUU DQGUUU RU UUU [RU UUU ,) ,'5) (; 0(0 :% 5HJ '0 $/8,0 5HJ 5HJ '0 $/8,0 5HJ 5HJ '0 $/8,0 5HJ 5HJ '0 $/8,0 5HJ 0HP 5HJ $/80HP 5HJ Û¸õc ÊÈ Ês<ó ü0,365È ´Ô¢:%¯ !æ½
MIPS R3000的多周期操作 op Rd ra rb 例如:乘法、除法、 Cache失效 暂停流水线中多周期操作 mul rd ra rb B川‖之上的所有流水段 ALU 排空(空泡)它之下的 Rd 所有段 使用本地流水段状态的 Rd 控制字来一步步执行多周 至寄存器堆 期操作 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 0,3650,365´JOý_V ,©Ã8©Ã&DFKH V0î<ó¡0 ÞXÝ fN ÄNµÅ W ßX Ý SüÕX { +9Ô99; î< ó¡0 $/8 $ % RS5G5D 5E PXO 5G5D 5E 5G Ç,<Ú 5 5G 7