一、选 择合适答 案填入空 内 。 （ 1） 集 成运放电 路采用直 接耦合方 式是因为 。 A．可获 得很大的 放大倍数 B. 可 使温漂小 C． 集 成 工艺难于 制造大容 量电容

一、判断下列说法是否正确 ，凡对的在括号内打“√”，否则打“×”。 （ 1）现 测得两个 共射放大 电路空载 时的电压 放大倍数 均为－ 100，将 它们连成两级放大电路，其电压放大倍数应为 10000。 ( ) （ 2）阻 容耦合多 级放大电 路各级的 Q 点相互 独 立 ，( )它 只 能 放 大 交流信号。 ( )

一、在括号内用“ √”或“×”表明下列说法是否正确。 （ 1）只有电路既放大电流又放大电压，才称其有放大作用；（ ） （ 2）可以说任何放大电路都有功率放大作用；（ ） （ 3）放大电路中输出的电流和电压都是由有源元件提供的；（ ）

一 、判 断下列说 法是否正 确 ，用“ √ ”和“ ×”表示判断 结果填入 空内。 （ 1） 在 N 型半导 体中如果 掺入足够 量的三价 元素，可 将其改型 为 P 型半导体。（ ）

这章的习题可以分为两种类型:一类是用 Verilog hDl语言描述一个逻辑 电路;另一类是根据 Verilog HDl谙言的描述画出相应的逻辑电路图 用 Verilog HDL语言描述一个逻辑电路 解题方法和步骤:

【题8.1】试分析图P8.1的与-或逻辑阵列写出Y1、Y2、Y3与A、B、C、D 之间的逻辑函数式

本章习憲屮的绝大部分都属于以下两种类型:一类是存储器扩展容量的方 法,另一类是用存储器设计组合逻辑电路

本章的习题首先可以分为时序逻辑电路的分析和时序逻辑电路的设计两大 关。在时序逻辑电路分析的题日中又分为两种类燜,一种类型是分析由触发器 和门电路组成的时序逻辑电路,另一种类型是分析由中规模集成的时序逻辑电 路模块为核心组成的时序逻辑电路。这两种电路的分析方法是不同的

这一章的习题可以分为两大类。一类题目是给定触发器输入信号的波形, 要求画出对应的输出波形。这一类题目其实都比较简单,航是给定了一系列的 输入和初态值,求对应的次态。只要掌握了各种类型触发器的逻辑功能和触发 方式的特点,就能求解这一类问题了

这一章的习题不外乎组合逻辑电路分析和组合逻辑电路设计两大类 所谓组合逻辑电路的分析,是指分析给定逻辑电路的功能,写出它的逻辑函 数式或功能表,以使逻辑功能更加直观、明了