弗原創IT教育中心 2、抑制干扰源的常用措施如下 (1)继电器线圈增加续流二极管,消除断开线圈时 产生的反电动势干扰。仅加续流二极管会使继电器 的断开时间滞后,增加稳压二极管后继电器在单位时 间内可动作更多的次数。 (2)在继电器接点两端并接火花抑制电路(一般是 RC串联电路,电阻一般选几K到几十K,电容选 0.0luF),减小电火花影响。 (3)给电机加滤波电路,注意电容、电感引线要尽 量短
2、抑制干扰源的常用措施如下： （1）继电器线圈增加续流二极管，消除断开线圈时 产生的反电动势干扰。仅加 续流二极管会使继电器 的断开时间滞后，增加稳压二极管后继电器在单位时 间内可动作更多的次数。 （2）在继电器接点两端并接火花抑制电路（一般是 RC串联电路，电阻一般选几K 到几十K，电容选 0.01uF），减小电火花影响。 （3）给电机加滤波电路，注意电容、电感引线要尽 量短
弗原創IT教育中心 (4)电路板上每个IC要并接一个0.01μF~0.1μF高 频电容,以减小IC对电源的影响。注意高频电容的布 线,连线应靠近电源端并尽量粗短,否则,等于增大 了电容的等效串联电阻,会影响滤波效果。 (5)布线时避免90度折线,减少高频噪声发射。 (6)可控硅两端并接RC抑制电路,减小可控硅产生的 噪声(这个噪声严重时可能会把可控硅击穿的)
（4）电路板上每个IC要并接一个0.01μF～0.1μF高 频电容，以减小IC对电源的 影响。注意高频电容的布 线，连线应靠近电源端并尽量粗短，否则，等于增大 了电容的等效串联电阻，会影响滤波效果。 （5）布线时避免90度折线，减少高频噪声发射。 （6）可控硅两端并接RC抑制电路，减小可控硅产生的 噪声（这个噪声严重时可能 会把可控硅击穿的）
弗原創IT教育中心 按干扰的传播路径可分为传导干扰和辐射干扰两类。 所谓传导干扰是指通过导线传播到敏感器件的干扰。高 频干扰噪声和有用信号的频带不同,可以通过在导线 上增加滤波器的方法切断高频干扰噪声的传播,有时 也可加隔离光耦来解决。电源噪声的危害最大,要特 别注意处理。所谓辐射干扰是指通过空间辐射传播到 敏感器件的干扰。一般的解决方法是增加干扰源与敏 感器件的距离,用地线把它们隔离和在敏感器件上加蔽 罩
按干扰的传播路径可分为传导干扰和辐射干扰两类。 所谓传导干扰是指通过导线传播到敏感器件的干扰。高 频干扰噪声和 有用信号的频带不同，可以通过在导线 上增加滤波器的方法切断高频干扰 噪声的传播，有时 也可加隔离光耦来解决。电源噪声的危害最大， 要特 别注意处理。 所谓辐射干扰是指通过空间辐射传播到 敏感器件的干扰。 一般的解决方法是增加干扰源与敏 感器件的距离，用地线把它们隔离和在敏感器件上加蔽 罩
弗原創IT教育中心 3、切断干扰传播路径的常用措施如下: 1)充分考虑电源对单片机的影响。电源做得好,整 个电路的抗干扰就解决了一大半。许多单片机对电源 噪声很敏感,要给单片机电源加滤波电路或稳压器, 以减小电源噪声对单片机的干扰。比如,可以利用磁 珠和电容组成π形滤波电路,当然条件要求不高时也 可用100g电阻代替磁珠。 2)如果单片机的I/O口用来控制电机等噪声器件, 在I/0口与噪声源之间应加隔离(增加π形滤波电路) 。控制电机等噪声器件,在I/0口与噪声源之间应加 隔离(增加π形滤波电路)
3、切断干扰传播路径的常用措施如下： （1）充分考虑电源对单片机的影响。电源做得好，整 个电路的抗干扰就解决了一大半。许多单片机对电源 噪声很敏感, 要给单片机电源加滤波电路或稳压器， 以减小电源噪声对单片机的干扰。比如，可以利用磁 珠和电容组成π形滤波电路，当然条件要求不高时也 可用100Ω电阻代替磁珠。 （2）如果单片机的I/O口用来控制电机等噪声器件， 在I/O口与噪声源之间应加隔离（增加π形滤波电路） 。 控制电机等噪声器件，在I/O口与噪声源之间应加 隔离（增加π形滤波电路）
弗原創IT教育中心 (3)注意晶振布线。晶振与单片机引脚尽量靠近,用 地线把时钟区隔离起来,晶振外壳接地并固定。此措 施可解决许多疑难问题 (4)电路板合理分区,如强、弱信号,数字、模拟信 号。尽可能把干扰源(如电机,继电器)与敏感元件 (如单片机)远离。 (5)用地线把数字区与模拟区隔离,数字地与模拟地 要分离,最后在一点接于电源地。A/D、D/A芯片布线 也以此为原则,厂家分配A/D、D/A芯片引脚排列时已 考虑此要求
（3）注意晶振布线。晶振与单片机引脚尽量靠近，用 地线把时钟区隔离起来，晶振外壳接地并固定。此措 施可解决许多疑难问题。 （4）电路板合理分区，如强、弱信号，数字、模拟信 号。尽可能把干扰源 （如电机，继电器）与敏感元件 （如单片机）远离。 （5）用地线把数字区与模拟区隔离，数字地与模拟地 要分离，最后在一点接于电源地。A/D、D/A芯片布线 也以此为原则，厂家分配A/D、D/A芯片 引脚排列时已 考虑此要求