每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY ORG 0500H P,d模拟D点、K D BIT 00H E BIT 01H P,模拟E点、K 8031 G BIT 02H K LOOP1: ORL P1, #08H P,模拟F点 LOOP2: MOV C, P1.3 JC LOOP2 ANL C, D ORL P1, 03H MOV G, C MOV C, P1.0 MOV C, E MOV D, C ORL C, D MOV C, P1.1 ANL C,/G MOV E, C MOV P1.2, C SJMP LOOP1 END 信息与通信工程学院
ORG 0500H D BIT 00H E BIT 01H G BIT 02H LOOP1: ORL P1， #08H LOOP2: MOV C，P1.3 JC LOOP2 ORL P1，#03H MOV C，P1.0 MOV D，C MOV C，P1.1 MOV E，C ANL C，D MOV G，C MOV C，E ORL C，D ANL C， /G MOV P1.2，C SJMP LOOP1 END
每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY 3.McS51单片机存储器扩展技术 在51单片机中ROM和RAM的寻址空间是严格 分开的,称为“哈佛”结构,单独编址,指令不 样。 内外ROM统一编址(Movc) 内外RAM分开编址(内MOV外MovX) 外设和外RAM要统一编址(MovX)占用一部 分地址单元 信息与通信工程学院
3. MCS-51 单片机存储器扩展技术 在51单片机中ROM和RAM的寻址空间是严格 分开 的，称为“哈佛”结构，单独编址，指令不 一样。 内外ROM统一编址（MOVC） 内外RAM分开编址（内MOV 外MOVX） 外设和外RAM要统一编址（MOVX）占用一部 分地址单元
每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY 0. 0.7 DB (D-D) 锁 存 AB(A, -A ALE器 51 EA 单 片 AB (A1F-A 机 RD WR P SEN 信息与通信工程学院
每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY 地址译码方式与地址译码电路 凡是挂在总线上的存储器芯片或外设,为了区 分,必须由地址译码电路为每个存储芯片或外设提 供一个与地址信息有关的片选信号。 当cPU访问存储器或外设时,出现在AB总线上 的地址信号可划分为两部分,直接与存储器或外设 连接的地址线可称为片内地址线,其所用根数与存 储器的容量有关,容量=2n;其中n为片内地址线 的根数;剩余的地址线称为片外地址线,可做译码电 路的片选地址线。 信息与通信工程学院
地址译码方式与地址译码电路 凡是挂在总线上的存储器芯片或外设，为了区 分，必须由地址译码电路为每个存储芯片或外设提 供一个与地址信息有关的片选信号。 当CPU访问存储器或外设时，出现在AB总线上 的地址信号可划分为两部分，直接与存储器或外设 连接的地址线可称为片内地址线，其所用根数与存 储器的容量有关，容量=2 n；其中n为片内地址线 的根数；剩余的地址线称为片外地址线,可做译码电 路的片选地址线
每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY 全译码方式 译码器方式 译码方式 部分译码方式 线选方式 全译码方式:指所有片外址线都参加译码,其特点是:存储 器的每一个存储单元只有唯一的一个地址与之对应,不存在 地址重叠现象 部分译码方式:只有部分片外地址线参加译码,剩余线状态 任意,所以会出现地址重叠现象,即一个存储单元将有多个 地址与之对应,对于剩余AB线,尽量按“0”选取。 信息与通信工程学院
译码方式 译码器方式 线选方式 全译码方式 部分译码方式 全译码方式：指所有片外址线都参加译码，其特点是：存储 器的每一个存储单元只有唯一的一个地址与之对应，不存在 地址重叠现象。 部分译码方式：只有部分片外地址线参加译码，剩余线状态 任意，所以会出现地址重叠现象，即一个存储单元将有多个 地址与之对应，对于剩余AB线，尽量按“0”选取