222多体并行交叉访问存储器 模M主存储器:分为M个存储体的主存储器。 同时访问:采取同时启动,完全并行工作的方式; 交叉访问:分时启动,互相错开一个存储体存储周期的 1/M,交又进行工作 主存周期 主存周期 启动0体 启动1体 启动2体 启动3体 m=4分时启动时间图 四个存储体交叉访问的时间关系
2.2.2 多体并行交叉访问存储器 模M主存储器：分为M个存储体的主存储器。 同时访问：采取同时启动，完全并行工作的方式； 交叉访问：分时启动，互相错开一个存储体存储周期的 1/M，交叉进行工作。 四个存储体交叉访问的时间关系 m=4 分时启动时间图 主存周期 主存周期 启动0体 启动1体 启动2体 启动3体
高位交叉访问 数据总线 MDR MDR MDR 低位部分:体内地址 0 n n(m-1) n+1 n(m-1)+1 b=log2n n+2 n(m-1)+2 高位部分:存储体体号 3 n+3 n(m-1)+3 a=logan 2n-1 n(m-1) m:体数 MARo MAR3 MAR n:每个体的容量 译码 a b 地址总线
一、高位交叉访问 低位部分：体内地址 b=log2n 高位部分：存储体体号 a=log2m m: 体数 n：每个体的容量 数据总线 地址总线 W MDR 0 0 1 2 3 … n-1 MDR 1 n n+1 n+2 n+3 … 2n-1 MAR0 MAR3 MDRm-1 n(m-1) n(m-1)+1 n(m-1)+2 n(m-1)+3 … n(m-1) MARm-1 译码 a b
低位交叉访问 数据总线 MDR MDR MDR 低位部分:存储体体号 0 m-1 m+1 2m-1 b=loge 21 2m+1 3m-1 高位部分:体内地址 3 3m+1 m a=log2n (n-1)m(n-1)m+1 nm-1 MAR MAR MAR 分时 访问 译码 低位交叉存储器结构 b 地址总线
二、低位交叉访问 低位交叉存储器结构 低位部分：存储体体号 b=log2m 高位部分：体内地址 a=log2n W MDR0 0 m 2m 3m … (n-1)m MDR1 1 m+1 2m+1 3m+1 … (n-1)m+1 MAR0 MAR3 MDRm-1 m-1 2m-1 3m-1 4m-1 … nm-1 MARm-1 译码 a b 数据总线 地址总线 分时 访问
例如,n=8m=4多体并行低位交叉编址 4个体并行 3 0—4—8 5 2—6—0 12 13 14 16 17 18 20 21 22 23 24 25 26 27 28 29 30 31 2个体并行
例如，n=8 m=4多体并行低位交叉编址 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 b a 0 9 18 27 1 25 10 30 4个体并行 2个体并行
23高速缓冲存储器 cache 2.3.1高速缓冲存储器的功能、结构与工作原 理 存储器管理部件 MMU MS CPU Cache D或I D或I CPU与 Cache主存的关系
2.3 高速缓冲存储器cache 2.3.1 高速缓冲存储器的功能、结构与工作原 理 CPU与Cache主存的关系 CPU MMU Cache MS D或 I D或 I 存储器管理部件