概述(4/4) VHDL VS Verilog HDL USa- iBM, TlAT&LINTEL. Vhdl: USa-Silicon valley. . Verilog Europe-VHDLi Japan-verilog Korea 70-80%VHDL
概述（4/4） VHDL vs. Verilog HDL USA—IBM,TI,AT&T,INTEL…VHDL; USA—Silicon Valley…Verilog; Europe—VHDL; Japan—Verilog; Korea—70-80%VHDL;
VHDL的一些基本概念
VHDL的一些基本概念
基本概念(1/7) ⅥHDL的功能 ■描述输入端口/输出端口 ■描述电路的行为和功能 functions Output port Input port INPUT out
基本概念（1/7 ） VHDL的功能 描述输入端口 /输出端口 描述电路的行为和功能 Input port Outp u t port functio n s
基本概念(2/7) VHDL的一些规定 n不区分大小写(“内的字符和”内的字符串除外); 每个逻辑行以一个分号作为结束标志; 注释说明使用双短划线“--”开头(本行有效) 用户定义的变量名、实体名等必须以字母开头; 下划线不能连用; n命名不能与保留字相同; 在 MAXPLUSII中,存盘文件名应与设计的实体名相
基本概念（2/7 ） VHDL的一些规定 不区分大小写 （‘’ 内的字符和“” 内的字符串除外）； 每个逻辑行以一个分号作为结束标志； 注释说明使用双短划线“– –”开头（本行有效）； 用户定义的变量名、实体名等必须以字母开头； 下划线不能连用； 命名不能与保留字相同； 在MAXPLUSII中，存盘文件名应与设计的实体名 相 同
基本概念(3/7) ■基本结构 调用库和程序包 USE定义区 自定义程序包 PACKAGE定义区定义电路实体的 外观;1O接口的 描述电路内部 ENTITY定义区 规格 的功能,说明 电路执行什么 ARCHITECTURE 动作或功能 定义区 决定哪 个 architecture被使用 CONFIGURATION 定义区
基本概念（3/7 ） 基本结构 USE定义区 PACKAGE定义区 ENTITY定义区 ARCHITECTURE 定义区 CONFIGURATION 定义区 定义电路实体的 外观；I/ O接口的 规格 决定哪一个 architecture被使用 调用库和程序包 自定义程序包 描述电路内部 的功能，说明 电路执行什么 动作或功能