售圆 Internal Microprocessor Architecture EAX AH(AX)AL Accumulator EBX BH (BX)BL Base index DR ECX CH(cⅩ)CL Count EDX DH (DX)DL Data ESP SP Stack pointer PR EBP BP Base pointer EDI Destination IR index ESI Source index
7 Internal Microprocessor Architecture Internal Microprocessor Architecture SI DI BP SP DH (DX) DL CH (CX) CL BH (BX) BL EAX AH (AX) AL Accumulator EBX Base index DR ECX Count EDX Data ESP Stack pointer PR EBP Base pointer Destination index EDI IR ESI Source index
售圆 Internal Microprocessor Architecture EIP EFLAGS FLAGS Flags标志寄存器 Instruction pointer CS Code代码段 DS S pecial purpose registers Data数据段 ES Exra附加段 SS Stack堆栈段 FS Segment registers GS 8
8 Internal Microprocessor Architecture Internal Microprocessor Architecture FLAGS IP EIP EFLAGS Instruction pointer Flags标志寄存器 GS FS SS ES DS CS Code代码段 Data数据段 Special purpose registers Extra 附加段 Stack堆栈段 Segment registers
售圆 分支目标预取TLB8K字节代码 缓冲器地址 高速缓存 256 指令指针预取缓冲器 控制 匚指令译码器 ROM 64位 分支检验 数据总线 与目标地址 控制部件 32位 总线 地址总线部 浮点部件 件页 地址生成地址生成叫 U流水线)(流水线 控制 控制 面部件 整数寄存器组 寄存器组 ALU ALU 加法 U流水线)(V流水线) 桶形移位器 卜除法 乘法 LB部 8K字节数 A32位地址总线 64位数据总线 Pentium内部结构
9 指令指针 控制 ROM 控制部件 地址生成 (U流水线) 地址生成 (V流水线) ALU (U流水线) ALU (V流水线) 整数寄存器组 桶形移位器 8K字节数据 TLB 高速缓存 浮点部件 控制 寄存器组 加法 除法 乘法 总 线 部 件 页 面 部 件 预取缓冲器 指令译码器 8K字节代码 高速缓存 分支目标 TLB 缓冲器 分支检验 与目标地址 预取 地址 控制 64位 数据总线 32位 地址总线 32位地址总线 64位数据总线 256 32 32 32 32 32 32 Pentium内部结构
售圆 2.3IA-32cPU的执行环境 ◆2.3.1操作模式 ◆(1)保护模式 (2)实地址模式 ◆(3)系统管理模式(SSM) ◆2.3.2基本执行环境概要 1)地址空间 ◆(2)寄存器组
10 2.3 IA-32 CPU的执行环境 2.3.1 操作模式 （1）保护模式 （2）实地址模式 （3）系统管理模式（SSM） 2.3.2 基本执行环境概要 （1）地址空间 （2）寄存器组
等司2.3.38086/8088的存储器组织P5051 1.存储单元的地址和内容 存储器以字节为单位存储信息,每个 存储(字节)单元有一个地址,地址用 16进制格式表示,如:0000H, 0001H·00AH000FH-,16位二进制数 可表示的地址范围为0~65535。用16进 制表示为:000-FFH。计算机中讨 论存储器容量以2=1024为基本单位, 称为1K字节
11 2.3.3 8086/8088的存储器组织(P50-51) 1.存储单元的地址和内容 存储器以字节为单位存储信息，每个 存储（字节）单元有一个地址，地址用 16进制格式表示，如：0000H， 0001H …000AH …000FH …，16位二进制数 可表示的地址范围为0～65535。 用16 进 制表示为：0000H ～ F F F F H。计算机中讨 论存储器容量以2 =1024为基本单位， 称为1K字节。 10