在加法和减法过程中的单周期数据通路 26 0 shamt funct 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits Rrd]∈R[r Branch 指令<3 Rd rt Jump= 取指部件 Regist Clk UX Rs Rt ALUctr Rt rs rd imm16 RegWr=, 55 5) Mento reg busa Zero Mem Wr Rw Ra rb bus w 3232-bit 寄存器 B Clk 32 WrEn Adr Data In 32 imm16 数据 16 Clk_oD 存储器 ALUs= Exton= 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 0X[ 08; Xмÿ÷;]´ O J e5>UG@⇐ 5>UV@ 5>UW@ $/8FWU &ON EXV: 5HJ:U EXV$ EXV% 5Z 5D 5E ELW ,< 5V 5G 5W 5HJ'VW = )< LPP $/86UF ([W2S 0HPWR5HJ &ON 'DWD,Q :U(Q $GU DB ,|< 0HP:U ªÛ¼Ê &ON =HUR Û¸! -XPS %UDQFK ! ! ! ! 5W 5V 5G ,PP RS UV UW UG VKDPW IXQFW ELWV ELWV ELWV ELWV ELWV ELWV $/8 08; 5W
在加法和减法过程中的单周期数据通路 26 0 r shamt funct 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits Rrd]←R[rs]+/·R[r Branch=o 指令<31:0> Rd rt Jump=0 取指部件 RegIst=1 Clk UX Rs Rt ALUctr=add/sub Rt Rs Rd Imm16 ReWr=1,555 MemtoReg=0 busa Zero MemWr=O Rw Ra rb bus w 3232-bit 寄存器 B Clk 32 WrEn Adr Data in 32 imm16 数据 16 Clk_oD 存储器 ALUSrc=o EstOp 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 0X[ 08; Xмÿ÷;]´ O J e5>UG@⇐ 5>UV@ 5>UW@ $/8FWU DGGVXE &ON EXV: 5HJ:U EXV$ EXV% 5Z 5D 5E ELW ,< 5V 5G 5W 5HJ'VW = )< LPP $/86UF ([W2S [ 0HPWR5HJ &ON 'DWD,Q :U(Q $GU DB ,|< 0HP:U ªÛ¼Ê &ON =HUR Û¸! -XPS %UDQFK ! ! ! ! 5W 5V 5G ,PP RS UV UW UG VKDPW IXQFW ELWV ELWV ELWV ELWV ELWV ELWV $/8 08; 5W
在加法和减法结東时的取指部件 PCEPC +4 除了转移和跳转之外,每条指令的这一部分相同 30 Addr<31:2> PC<31:28> Adr<1:0> 00 30 指令存储器 目标指令<25:0> 26 30 Jump=0 指令<31:0> Clk imm16 指令5016锯 Branch=0 ero=X 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 08; 08; $/8 Xмÿ&´7& e3&⇐ 3& 8Z@Ï`Ç@êÈ£5Û¸XÔ¼ÚÌà LPP %UDQFK =HUR [ $GGU! Û¸,|< $GGU! 3&! -XPS Û¸! Û¸! ÂÛÛ¸! 3& &ON $/8 = )<