山ala山山[oo|d A=0 Q=0 组合逻辑 Q←SR(Q M←SL(M) Q=1 A←A+M
A Q M
数据处理器 累加寄存器 乘数寄存 右移指令 -@ 加法命令 组合逻辑 控制器 M-Mp4-24 左移命令 被乘数寄存器 (b)结构 图124.1乘法器的算法与结构
图12.4.1 乘法器的算法与结构 (b)结构 A1 … Ar Ar+1 … A2r 组合逻辑 控制器 累加寄存器 乘数寄存器 加法命令 被乘数寄存器 左移命令 右移指令 M1 … Mr Mr+1 … M2r Q1 … Qr 数据处理器
数据处理器 累加寄存器 乘数寄存器右移指令 加法命令T 组合逻辑 控制器 M-卜·2 左移命令 被乘数寄存器 (b)结构 图1241乘法器的算法与结构 例如:1010×0001运算一次, 缺点:寄存器的使用效率低。就结束了。 优点:运算时间短。 1010×0011运算二次,就结 束了
缺点:寄存器的使用效率低。 优点：运算时间短。 例如：1010×0001 运算一次， 就结束了。 1010×0011运算二次，就结 束了
前4位空 运算完后4位空 }→叫mo 考虑A和Q联合右移,将A中的低位填 组合逻辑 入Q中,这样可以充分利用资源。 运算过程 算式说明 1010 被乘数 1101 乘数 匚Lo 00000000 累加器初始内容 1010 第一部分积 00001010 第一部分和 0000 第二部分积 00001010 第二部分和 +1010 前4位空 第三部分积 00110010 第三部分和 +1010 第四部分积 10000010 乘积=第四部分和
A Q M 前4位空 前4位空 运算完后4位空 考虑A和Q联合右移，将A中的低位填 入Q中，这样可以充分利用资源
第二种算法的流程图和结构图 MMEAA-ho. 组合电路 C CNT 控制器 Start (a)结构
第二种算法的流程图和结构图