每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY Ao:地址码,选择内部控制寄存器 A0=0:选择内部偶地址 A。=1:选择内部奇地址 cS:片选信号,凡是挂总线上的芯片都需分配一个来 自于系统译码电路的选通信号。 ③级联缓冲器:多8259A系统,也称缓冲方式 该缓冲器用来选通某个8259A与DB连接。 信息与通信工程学院
A0 :地址码，选择内部控制寄存器 A0=0:选择内部偶地址 A0=1:选择内部奇地址 CS:片选信号，凡是挂总线上的芯片都需分配一个来 自于系统译码电路的选通信号。 ③ 级联缓冲器：多8259A系统，也称缓冲方式。 该缓冲器用来选通某个8259A与DB连接
每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY CAs0~cAs3:级联信号。 主从片并接,主片为输出信息,从片为输入信息。 主片有8个不同的编码信息,对应8个从片。在第 个NTA时,向所有从发一个编码信息,从片接收到 编码信息,与自己的编码进行比较,若相同,表明 本从片被选中。在第二个NTA,把中断向量放上数 据总线,传送给cPU。 SP/EN:双功能信号,用于级联控制。 缓冲方式时,EN=0,表示允许8259A通过缓冲存储器 输出。EN=1,表示CPU写8259A。 非缓冲方式时,SP表示主从关系,SP=1,表示主片, SP=0表示从片。 信息与通信工程学院
CAS0~CAS3:级联信号。 主从片并接，主片为输出信息，从片为输入信息。 主片有8个不同的编码信息，对应8个从片。在第 一 个INTA时，向所有从发一个编码信息，从片接收到 编码信息，与自己的编码进行比较，若相同，表明 本从片被选中。在第二个INTA，把中断向量放上数 据总线，传送给CPU。 SP/EN:双功能信号，用于级联控制。 缓冲方式时，EN=0,表示允许8259A通过缓冲存储器 输出。 EN=1，表示CPU写8259A。 非缓冲方式时，SP表示主从关系，SP=1,表示主片， SP=0表示从片
每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY ④控制逻辑: 控制cPU发送中断请求信号,处理CPU的中断应 答信号INT直接接到CPU的中断请求输入端NTR NT8259A向cPU发出的中断请求信号,高电平有 效。 NTA:CPU响应中断时,约两个总线周期,称为响 应周期。 用来对8259A的中断申请进行响应,在中断响应 周期中产生两个NTA信号,第一个用来使中断请求服 务寄存器相应位置1,第二个NTA信号,8259A向 cPU提供中断矢量号。 信息与通信工程学院
④控制逻辑： 控制CPU发送中断请求信号，处理CPU的中断应 答信号INT直接接到CPU的中断请求输入端INTR. INT:8259A向CPU发出的中断请求信号，高电平有 效。 INTA:CPU响应中断时，约两个总线周期，称为响 应周期。 用来对8259A的中断申请进行响应，在中断响应 周期中产生两个INTA信号，第一个用来使中断请求服 务寄存器相应位置1，第二个INTA信号，8259A向 CPU提供中断矢量号
每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY ⑤中断请求触发器(IRR) 8位寄存器,接收8个中断源的中断申请信号,并且 保持在这!若该中断源未被屏蔽,则进入排队电路。 ⑥中断优先级排队电路(PR) 逻辑部件根据IRR中置1的各位优先级,选中其中优 先级最高的位,并在NTA脉冲送来时,选通送入中断 请求服务寄存器的相应位。 ⑦中断服务寄存器(sR) 记录优选后的中断申请标志(正在执行的中断服务 程序其lSR相应位置1),后来的中断申请在优先排队 电路的控制下与当前正在执行的中断过程进行优先级 排队,以决定是否实现中断嵌套。 信息与通信工程学院
⑤中断请求触发器（IRR) 8位寄存器，接收8个中断源的中断申请信号，并且 保持在这！若该中断源未被屏蔽，则进入排队电路。 ⑥中断优先级排队电路(PR) 逻辑部件根据IRR中置1的各位优先级，选中其中优 先级最高的位，并在INTA脉冲送来时，选通送入中断 请求服务寄存器的相应位。 ⑦ 中断服务寄存器(ISR) 记录优选后的中断申请标志（正在执行的中断服务 程序其ISR相应位置1），后来的中断申请在优先排队 电路的控制下与当前正在执行的中断过程进行优先级 排队，以决定是否实现中断嵌套
每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY ⑧中断屏蔽寄存器MR 由cPU设置,以决定某个中断源是否被屏蔽,当 该寄存器中某一位置“1”时,表示禁止该中断请求 进入系统。通过MR寄存器可实现对各级中断的有 选择的屏蔽。 2.8259A的工作原理 8259A接收外部中断,RR有8位,对R0~R7, IRR接收来自某一引脚的中断请求后,对应位置1, 锁存请求。逻辑电路根据MR中的对应位是否屏蔽 决定是否让其进入优先级排队电路。 信息与通信工程学院
⑧中断屏蔽寄存器IMR 由CPU设置，以决定某个中断源是否被屏蔽，当 该寄存器中某一位置“1”时，表示禁止该中断请求 进入系统。通过IMR寄存器可实现对各级中断的有 选择的屏蔽。 2. 8259A的工作原理 8259A接收外部中断，IRR有8位，对IR0~IR7， IRR接收来自某一引脚的中断请求后，对应位置1， 锁存请求。逻辑电路根据IMR中的对应位是否屏蔽 决定是否让其进入优先级排队电路