二并行处理机分类 并行处理机根据存贮器采用的组成方式不同分成两种基本 构成。 (1)分布存贮的并行处理机 各个处理单元设有局部存贮器存放分布式数据,只能被 本处理单元直接访问。此种局部存贮器称为处理单元存贮器 ( Processing Element Memory)PEM。在控制部件CU内设 有一个用来存放程序的主存贮器CUM。整个系统在CU统 控制下运行系统程序的用户程序。执行主存中的用户程序指 令播送给各个PE,控制PE并行地执行。 (2)共享存贮的并行处理机。 每个PE没有局部存触器,存储模块以集中形式为所有 PE共享。互连网ⅣN受CU控制,具有双向性采用分布式存 贮器组成基本结构
二 并行处理机分类 并行处理机根据存贮器采用的组成方式不同分成两种基本 构成。 （1）分布存贮的并行处理机 各个处理单元设有局部存贮器存放分布式数据，只能被 本处理单元直接访问。此种局部存贮器称为处理单元存贮器 （Processing Element Memory）PEM。在控制部件CU内设 有一个用来存放程序的主存贮器CUM。整个系统在CU统一 控制下运行系统程序的用户程序。执行主存中的用户程序指 令播送给各个PE，控制PE并行地执行。 （2）共享存贮的并行处理机。 每个PE没有局部存触器，存储模块以集中形式为所有 PE共享。互连网IN受CU控制，具有双向性采用分布式存 贮器组成基本结构
(A)具有共享存贮器并行处理机结构 CU SC PEO PE1 ..PEN-1 ICN B)分布存贮器并行处理机结构 MMO MM1 MMN-1 I/0-CH CUI I/0…(SM) PEMo PEMI PEO PEMN ICN
… ICN PE0 PE1 PEN-1 MM0 MM1 MMN-1 CU SC I/O-CH I/O SM … … PEM0 PE0 PEM1 PE1 PEMN-1 PEMN-1 ICN CU CUM I/O 接口 D SC （A）具有共享存贮器并行处理机结构 （B）分布存贮器并行处理机结构
ILLIAC-IV结构(分布存贮器并行处理机结构) 处理单元阵列由64个PU构成,每个Pu包括(PE和PEM) 由64个结构完全相同的处理单元PEi构成,每个处理单元 PEi字长64位,PEMi为隶属于PEi的局部存储器,每个存储器有 2K字,全部PEi由CU统一管理,PEi都有一根方式位线,用来向 CU传送每个PEi的方式寄存器D中的方式位,使CU能了解各PEi 的状态是否活动,作为控制它们工作的依据。 阵列控制器CU相当一台小型控制计算机 对处理单元阵列实现控制,(发控制信号,广播公共地址, 广播公共数据)对指令流进行译码控制,利用CU内部资源可以进 行标量操作,接受和处理各类中断,其他输入输出操作。 I/0系统 由磁盘文件系统DFS,输入输出子系统和宿主计算机S/C 构成(驻留操作系统,编译程序,I0服务程序等)
ILLIAC-IV 结构 （分布存贮器并行处理机结构） •处理单元阵列 由64个PUi构成,每个Pui包括(PEi和PEMi) 由64个结构完全相同的处理单元PEi 构成，每个处理单元 PEi字长64位，PEMi为隶属于PEi的局部存储器，每个存储器有 2K字，全部PEi由CU统一管理，PEi都有一根方式位线，用来向 CU传送每个PEi的方式寄存器D中的方式位，使CU能了解各PEi 的状态是否活动，作为控制它们工作的依据。 •阵列控制器 CU 相当一台小型控制计算机 对处理单元阵列实现控制,(发控制信号,广播公共地址, 广播公共数据)对指令流进行译码控制,利用CU内部资源可以进 行标量操作,接受和处理各类中断，其他输入输出操作。 •I/O系统 由磁盘文件系统DFS，输入输出子系统和宿主计算机S/C 构成（驻留操作系统，编译程序，I/O服务程序等）
控制器CU 加果 CU总线 CARO ACARI LACAR2 ACAR 方位总线 指令控制线 D为 方式位 PEL PE63 到PE63 到PE0 寄存器 R D D R路由器 互连用 PEMO PEMI PEM63 ILLTAC-IV的处理单元原理图
0 1 2047 PEM0 。。。。 0 1 2047 PEM1 。。。。 0 1 2047 PEM63 。。。。 X D A B R S PE0 X D A B R S PE1 PE63 0 1 63 。。。。 ACAR0 ACAR1 ACAR2 ACAR3 ALU 控制器CU ADB 累加器 ...... ...... 方位总线 指令控制线 CU总线 ...... 到PE63 到PE0 ILLIAC-IV的处理单元原理图 …... D为 方式位 寄存器 R路由器 互连用
ILLIAC-IV的处理单元互连图 PUS PUS PUS PU6 PUO PUI PUZ 平U8 PUt PUb PUt PUI5 →PU1 PUS PU56 PU57→ ←PU63 PUO 5 PUO PUI PUZ 将PU63传送到PU10,最快可经 PU63→PU7→PU8→PU9→PU10
PU1 6 PU0 PU8 PU7 PU5 5 PU6 3 PU0 PU1 PU7 PU8 PU9 PU15 PU56 PU57 PU63 PU0 PU1 PU7 PU5 6 PU5 7 PU5 8 ILLIAC-IV的处理单元互连图 将PU63传送到PU10，最快可经 PU63→PU7→PU8→PU9→PU10