第15章数字系统分析 152.1查询式数据采集系统 这种系统的框图如图15.1所示。图中假定被采集的 对象有8路。 采集数据时,被采集的模拟量有电模拟量,也有 非电模拟量。非电模拟量要经传感器变成电模拟量 如果被采集对象本身就是数字量,就不用AD转换
第15章数字系统分析 15.2.1 查询式数据采集系统 这种系统的框图如图15.1所示。图中假定被采集的 对象有8路。 采集数据时，被采集的模拟量有电模拟量，也有 非电模拟量。非电模拟量要经传感器变成电模拟量。 如果被采集对象本身就是数字量，就不用A/D转换
第15章数字系统分析 模拟信号 模拟信号 模拟信号 A/D转 A/D转换 A/D转换 读S命令 8 8 S IN IN 状态寄存器 S:读入 计 S 数据锁存器 数据锁存器 数据锁存器 算 OE OE OE 机 OUT OUT OUT 地址译码器 0 8 数 据 线 图15.1查询式数据采集系统框图
第15章数字系统分析 A / D 转 换 模拟信号 数 据 锁 存 器 IN OUT S O E 8 A / D 转 换 模拟信号 数 据 锁 存 器 IN OUT S O E 8 A / D 转 换 模拟信号 数 据 锁 存 器 IN OUT S O E 8 状 态 寄 存 器 地 址 译 码 器 S0 S1 S7 Y7 Y0 Y1 计 算 机 8 8 8 读 Si 命 令 Si 读 入 A0 A1 A2 数 据 总 线 … … 图15.1 查询式数据采集系统框图
第15章数字系统分析 每路的AD转换电路转换后的数字信号被数据锁存 器锁存。同时该锁存器向状态寄存器输出状态信号S来 表示数据是否准备好。如果S=1,表示数据准备好,若 S=0就表示数据尚未准备好。 每路数据锁存器的数据能否输出,还受来自地址译 码器选通信号OE的控制,当某个锁存器的OE输入端是 高电平时,该锁存器输出端打开,向系统的数据总线输 送数据;当OE是低电平时,该锁存器输出端处于高阻状 态,与数据总线断开
第15章数字系统分析 每路的A/D转换电路转换后的数字信号被数据锁存 器锁存。同时该锁存器向状态寄存器输出状态信号S来 表示数据是否准备好。如果S=1，表示数据准备好，若 S=0就表示数据尚未准备好。 每路数据锁存器的数据能否输出，还受来自地址译 码器选通信号OE的控制，当某个锁存器的OE输入端是 高电平时，该锁存器输出端打开，向系统的数据总线输 送数据；当OE是低电平时，该锁存器输出端处于高阻状 态，与数据总线断开
第15章数字系统分析 图15.1所举的例子,被采集的对象有8路,状态寄存器 有八位,从S0到S7,分别对应于第0路至第7路的数据 准备状态。 当计算机需要读取某路数据时,它就向状态寄存器查 询该路的数据准备状态。要读取第i路数据时,就从状态 寄存器中读进S。若读进的S:=1,它就经地址总线输出对 应于第i路的三位地址码A2A1A,经地址译码器译码后, 只有第i路数据锁存器的OE端输入高电平,使第i路的数据 送上了数据总线,被计算机读取。其它各路锁存器的 OE=0,数据输出端处于高阻状态 各路数据的位数,因系统的不同而不同。图151所举 的例子是八位
第15章数字系统分析 图15.1所举的例子，被采集的对象有8路，状态寄存器 有八位，从S 0到S 7，分别对应于第0路至第7路的数据 准备状态。 当计算机需要读取某路数据时，它就向状态寄存器查 询该路的数据准备状态。要读取第i路数据时，就从状态 寄存器中读进Si。若读进的Si=1，它就经地址总线输出对 应于第i路的三位地址码A2A1A0，经地址译码器译码后， 只有第i路数据锁存器的OE端输入高电平，使第i路的数据 送上了数据总线，被计算机读取。其它各路锁存器的 OE=0，数据输出端处于高阻状态。 各路数据的位数，因系统的不同而不同。图15.1所举 的例子是八位
第15章数字系统分析 1522中断式数据集系统 中断式数据采集系统的原理框图如图152所示,仍 以8路八位为例。在这种系统里,当某一路的数据已在数 据锁存器中准备好,该路锁存器就从ⅠNT输出端向系统 的中断优先权排队电路输出申请,要求向计算机输送数据, 这个过程叫中断申请。由于各路的轻重缓急不同,所以 设有中断优先权排队电路。中断优先权排队电路收到中 断申请信号后,经过比较,确定在提出申请的各路锁存 器中,哪一路的优先级别最高。在经它自己的ⅠNT输出端 向计算机提出中断申请时,同时把优先级别
第15章数字系统分析 15.2.2中断式数据采集系统 中断式数据采集系统的原理框图如图15.2所示，仍 以8路八位为例。在这种系统里，当某一路的数据已在数 据锁存器中准备好，该路锁存器就从INT输出端向系统 的中断优先权排队电路输出申请,要求向计算机输送数据, 这个过程叫中断申请。由于各路的轻重缓急不同，所以 设有中断优先权排队电路。中断优先权排队电路收到中 断申请信号后，经过比较，确定在提出申请的各路锁存 器中,哪一路的优先级别最高。在经它自己的INT输出端 向计算机提出中断申请时，同时把优先级别