如果存贮层次能以接近于辅存的每位价格构成 等于辅存容量的快速主存,存贮系统的性价比就 会大大提高。进一步完善发展就形成虚拟存贮系 统。这样程序员就可以用机器指令的地址码对整 个程序统一编址,这一空间远大于实际主存空间。 这种指令地址码称为虚地址、逻辑地址、程序地 址等,其对应的存贮容量称为虚存容量或程序空 间;而实际主存的地址称为物理地址、实(存)地 址,其对应的存贮容量称为主存容量、实存容量 或实(主)存空间
如果存贮层次能以接近于辅存的每位价格构成 等于辅存容量的快速主存，存贮系统的性价比就 会大大提高。进一步完善发展就形成虚拟存贮系 统。这样程序员就可以用机器指令的地址码对整 个程序统一编址，这一空间远大于实际主存空间。 这种指令地址码称为虚地址、逻辑地址、程序地 址等，其对应的存贮容量称为虚存容量或程序空 间；而实际主存的地址称为物理地址、实(存)地 址，其对应的存贮容量称为主存容量、实存容量 或实(主)存空间
由于程序空间远大于主存空间,特别多道程序, 每个用户只用到主存空间的一部分,不能将程序 全部装入主存,只能把程序空间分成较小的块或 页,由系统负责把所需块或页按需调入主存。当 用虚地址访问主存时,首先检查其对应的内容是 否已在主存。若在,就由硬件自动把虚地址变换 成实地址去访存;否则需经辅助软硬件将包含所 要访问的单元在内的那一块程序由虚存调入主存, 然后进行访问。这样,不论是虚实地址的变换还 是程序的调入都不必程序员安排,而是透明的。 也正符合存贮层次的要求
由于程序空间远大于主存空间，特别多道程序， 每个用户只用到主存空间的一部分，不能将程序 全部装入主存，只能把程序空间分成较小的块或 页，由系统负责把所需块或页按需调入主存。当 用虚地址访问主存时，首先检查其对应的内容是 否已在主存。若在，就由硬件自动把虚地址变换 成实地址去访存；否则需经辅助软硬件将包含所 要访问的单元在内的那一块程序由虚存调入主存， 然后进行访问。这样，不论是虚实地址的变换还 是程序的调入都不必程序员安排，而是透明的。 也正符合存贮层次的要求
2速度需求 由于主存和GPU的速度差距已达一个数量级, 为了解决这一问题,提出了多种办法: 1)在CPU中设置通用寄存器(GR),让运算直接在 CPU的GR中进行,减少与主存的交往。但主存 与GR间的传送要由程序设计者安排,且GR的数 目不能过多 2采用存贮器的多体交叉并行存取来提高主存 的速度。但这种方法对速度的改善有限,且有 可能使性价比下降
2.速度需求 由于主存和CPU的速度差距已达一个数量级， 为了解决这一问题，提出了多种办法： 1)在CPU中设置通用寄存器(GR)，让运算直接在 CPU的GR中进行，减少与主存的交往。但主存 与GR间的传送要由程序设计者安排，且GR的数 目不能过多。 2)采用存贮器的多体交叉并行存取来提高主存 的速度。但这种方法对速度的改善有限，且有 可能使性价比下降
3)0ache主存存贮层次 从CPU来看, 辅助硬件 速度是 Cache的 容量是主存的 CPU L I 高速缓冲 主存 Ca ache 通过在CPU与主存间加一级速度高、容量小、每 个价格较高的高速缓冲存贮器(ache),借助于 硬件是 Cache和主存构成一个整体。信息在 Cache 与主存间的传送全部由硬件完成,所以 Cache对 应用程序员和系统程序员都是透明的
3)Cache—主存存贮层次 通过在CPU与主存间加一级速度高、容量小、每 个价格较高的高速缓冲存贮器(Cache)，借助于 硬件是Cache和主存构成一个整体。信息在Cache 与主存间的传送全部由硬件完成，所以Cache对 应用程序员和系统程序员都是透明的。 高速缓冲 Cache 主 存 M 辅助硬件 CPU 从CPU来看， 速度是Cache的 容量是主存的
4)多级存贮层次 从CPU来看, 速度是M的, 容量是M的, 价格是Mn的 CPU M1 M2 从M到M,速度变慢,容量增大,价格降低
4)多级存贮层次 从M1到Mn，速度变慢，容量增大，价格降低。 CPU M1 M2 M3 Mn 从CPU来看， 速度是M1的， 容量是Mn的， 价格是Mn的