标志寄存器一状态标志 例：执行一条加法指令5439H+476AH后各 状态标志位的状态为何？ ■解： 0101010000111001 +0100011101101010 1001101110100011 ■运算结果为-645DH,则执行这条加法指令 后标志位为： CF=0,PF=1,AF=1,ZF=0,SF=1,OF=1 大平台课程《微机原理及接口技术》Czm 第2章体系结构16/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 16 / 63 标志寄存器－状态标志 例：执行一条加法指令5439H＋476AH后各 状态标志位的状态为何? 解： 0101 0100 0011 1001 + 0100 0111 0110 1010 1001 1011 1010 0011 运算结果为－645DH，则执行这条加法指令 后标志位为： CF= , PF= , AF= , ZF= , SF= , OF= 0 1 1 0 1 1
标志寄存器一控制标志 DF(方向标志)：控制串操作中地址的步进方向 DF=0,地址增址；DF=1,地址减址 ■专用于DF的指令：CLD→DF=0; STD→DF=1 IF(中断允许标志)：控制CPU是否开中断 IF=1,允许CPU响应外部可屏蔽中断；F=0,禁止 CPU响应外部可屏蔽中断 ■专用于IF的指令：CLI→F=0;ST1→F=1 TF(跟踪标志)：用于程序调试，又称陷井标志 TF=1,CPU处于单步工作方式，即CPU每执行一条 指令就自动产生一个内部中断，使用户能逐条跟踪 程序；TF=0,CPU正常执行程序 大平台课程《微机原理及接口技术》Czm 第2章体系结构 17国
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 17 / 63 标志寄存器－控制标志 DF(方向标志)：控制串操作中地址的步进方向 DF=0，地址增址；DF=1，地址减址 专用于DF的指令：CLDÆDF=0; STDÆDF=1 IF(中断允许标志)：控制CPU是否开中断 IF=1，允许CPU响应外部可屏蔽中断；IF=0，禁止 CPU响应外部可屏蔽中断 专用于IF的指令：CLIÆIF=0；STIÆIF=1 TF(跟踪标志)：用于程序调试，又称陷井标志 TF=1，CPU处于单步工作方式，即CPU每执行一条 指令就自动产生一个内部中断，使用户能逐条跟踪 程序；TF=0，CPU正常执行程序
第二章系统结构 ■ 2-18086CPU结构 2-28086CPU的引脚及其功能 最小模式中引脚定义 最大模式中引脚定义 ■ 2-38086存储器组织 ■ 2-48086系统配置 2-58086CPU时序 大平台课程《微机原理及接口技术》CJzm 第2章体系结构18/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 18 / 63 第二章 系统结构 2-1 8086 CPU结构 2-2 8086 CPU的引脚及其功能 最小模式中引脚定义 最大模式中引脚定义 2-3 8086存储器组织 2-4 8086系统配置 2-5 8086 CPU时序
8086CPU引脚 GND Vcc(+5V) 8086/8088CPU AD14 2 →AD15 芯片采用40条引 AD13 3 →A16/S3 AD12← 4 400918376543 →A17/S4 脚的双列直插式 AD11←→ 5 A18/S5 AD10← →A1g/S6 封装 7 BHE/S7 D: ← 8 8086 MN/MX A 9 RD CPU的引脚分布 CPU AD6 10 213029 HOLD(RQ/GTo) 20条地址线 ADs 11 HLDA(RQ/GT AD4 12 WR(LOCK) AD3←→ 13 M/IO(S2) 16条数据线 AD2 ←—步 14 2827 DT/R(S) AD 15 26 DEN(So) 控制与状态线 ADo 16 →ALE(QSo) NMI INTA(QS) 电源与定时线 17 INTR 18 TEST CLK 19 54321 READY RESET 大平台课程 《微机原理及接口技术》 GND 20
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 19 / 63 8086 CPU 8086 CPU引脚 8086/8088 CPU 芯片采用40条引 脚的双列直插式 封装 CPU的引脚分布 20条地址线 16条数据线 控制与状态线 电源与定时线 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 GND AD14 NMI INTR CLK GND 8086 CPU VCC(+5V) RESET 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 MN/MX RD HOLD(RQ/GT0) M/IO(S2) ALE(QS0) READY TEST AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 HLDA(RQ/GT1) WR(LOCK) DT/R(S1) DEN(S0) INTA(QS1) BHE/S7 AD15 A16/S3 A17/S4 A18/S5 A19/S6
8086的两种工作模式 最小模式：又称单微处理器模式，系统所需 要的控制信号全部由8086CPU直接提供 ■ 最大模式：又称多微处理机模式，系统中除 了8086CPU外，还可接另外的处理器（如 8087协处理器)。系统所需要的控制信号由 总线控制器对状态信号进行译码后产生 两种工作模式通过在引脚MNMX上加不同电 平来选择：1为最小模式；0为最大模式 大平台课程《微机原理及接口技术》CJ.z 第2章体系结构20/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 20 / 63 8086的两种工作模式 的两种工作模式 最小模式：又称单微处理器模式，系统所需 要的控制信号全部由8086 CPU直接提供 最大模式：又称多微处理机模式，系统中除 了8086 CPU外，还可接另外的处理器（如 8087协处理器）。系统所需要的控制信号由 总线控制器对状态信号进行译码后产生 两种工作模式通过在引脚MN/MX上加不同电 平来选择：1为最小模式；0为最大模式