单片机原理与接口枝术 第7章中断系统及实验 single chip processor 定时器/计数器中断允许控制位 ET1:定时器/计数器T1中断允许控制位。ET1=0, 禁止T1中断;ET1=1,允许T1中断。 EX1:外部中断1中断允许控制位。EX1=0,禁 止外部中断1;EX1=1,允许外部中断1。 ETO:定时器/计数器T0中断允许控制位。ETO=0, 禁止TO中断;ET0=1,允许T0中断。 EXO:外部中断O中断允许控制位。EX0=0,禁 止外部中断0;EX0=1,允许外部中断0
第7章 中断系统及实验 定时器/计数器中断允许控制位 • ET1：定时器/计数器T1中断允许控制位。ET1＝0， 禁止T1中断；ET1＝1，允许T1中断。 • EX1：外部中断1中断允许控制位。EX1＝0，禁 止外部中断1；EX1＝1，允许外部中断1。 • ET0：定时器/计数器T0中断允许控制位。ET0＝0， 禁止T0中断；ET0＝1，允许T0中断。 • EX0：外部中断0中断允许控制位。EX0＝0，禁 止外部中断0；EX0＝1，允许外部中断0
单片机原理与接口枝术 第7章中断系统及实验 single chip processor 7.2.3中断响应优先级控制 中断源的响应优先级是由中断优先级寄存器IP的控 制位决定的,格式如图74所示 位地址 BFH BEH BDH BCH BBH BAH B9HB8H IP PS PT1 PXI PTO PXO 图74中断优先级控制字段
第7章 中断系统及实验 7.2.3 中断响应优先级控制 中断源的响应优先级是由中断优先级寄存器IP的控 制位决定的，格式如图7.4所示。 图7.4 中断优先级控制字段 位地址 BFH BEH BDH BCH BBH BAH B9H B8H IP / / / PS PT1 PX1 PT0 PX0
单片机原理与接口枝术 第7章中断系统及实验 single chip processor 中断优先级控制位 PS:串行口中断优先级控制位。PS=0,串行口 中断响应优先级设为低优先级;PS=1,串行口中 断响应优先级设为高优先级 PT1:定时器/计数器T1中断优先级控制位。PT1 =0,定时器/计数器T中断响应优先级设为低优 先级;PT1=1,定时器计数器T中断响应优先级 设为高优先级 PX1:外部中断1中断优先级控制位。PX1=0,外 部中断1中断响应优先级设为低优先级;PX1=1, 外部中断1中断响应优先级设为高优先级
第7章 中断系统及实验 中断优先级控制位 • PS：串行口中断优先级控制位。PS＝0，串行口 中断响应优先级设为低优先级；PS＝1，串行口中 断响应优先级设为高优先级。 • PT1：定时器/计数器T1中断优先级控制位。PT1 ＝0，定时器/计数器T1中断响应优先级设为低优 先级；PT1＝1，定时器/计数器T1中断响应优先级 设为高优先级。 • PX1：外部中断1中断优先级控制位。PX1＝0，外 部中断1中断响应优先级设为低优先级；PX1＝1， 外部中断1中断响应优先级设为高优先级
单片机原理与接口枝术 第7章中断系统及实验 single chip processor 中断优先级控制位 PTO:定时器/计数器T0中断优先级控制位。 PTO=0,定时器计数器T0中断响应优先级 设为低优先级;PTO=1,定时器/计数器T0 中断响应优先级设为高优先级 PXO:外部中断0中断优先级控制位。 PX0=0,外部中断0中断响应优先级设为低 优先级;PX0=1,外部中断0中断响应优先 级设为高优先级
第7章 中断系统及实验 中断优先级控制位 • PT0：定时器/计数器T0中断优先级控制位。 PT0=0，定时器/计数器T0中断响应优先级 设为低优先级；PT0=1，定时器/计数器T0 中断响应优先级设为高优先级。 • PX0：外部中断0中断优先级控制位。 PX0=0，外部中断0中断响应优先级设为低 优先级；PX0=1，外部中断0中断响应优先 级设为高优先级
单片机原理与接口枝术 第7章中断系统及实验 single chip processor 中断系统结构 TCON IP ITO=O PXO I 自 高级中 IN0○ IEO 然 IT0=1 EXO 0 断请求 优 PTO 先矢 TO 级量 TFO 地 ETO IT1=0 PXI INT1 IEl IT1 EXI PT1 目 低级中 1 T1 TF1 然 断请求 ETI 0 优 先矢 T PS TI 级 SCON 源允许总允许 优先级 中断标志 硬件查询
第7章 中断系统及实验 中断系统结构