第七章8086CPU的总线操作与时序 72)系统的复位操作 8086CPU的 RESET引脚是用于系统复位的 可完成系统复位和启动操作,复位时,CPU内 部的寄存器状态为:标志寄存器FR、指令指针 P、段寄存器DS、SS、ES清零,指令队列清空 段寄存器CS置为 FFFFH。实际上,除了CS外 所有内部寄存器都清零。启动后,从内存的 FFFFOH开始执行程序,FFFF0H处一般存放 条无条件转移指令,转向系统程序的入口地址
第七章 8086CPU的总线操作与时序 7.2 系统的复位操作 8086CPU的RESET引脚是用于系统复位的， 可完成系统复位和启动操作，复位时，CPU内 部的寄存器状态为：标志寄存器FR、指令指针 IP、段寄存器DS、SS、ES清零，指令队列清空， 段寄存器CS置为FFFFH。实际上，除了CS外， 所有内部寄存器都清零。启动后，从内存的 FFFF0H开始执行程序，FFFF0H处一般存放一 条无条件转移指令，转向系统程序的入口地址
第七章8086CPU的总线操作与时序 至少四个时钟周期 CLK- REST 内部REST 控制线 ALE、 HLDA 地址线 8086CPU复位时序图
第七章 8086CPU的总线操作与时序 8086CPU复位时序图 至少四个时钟周期 CLK REST 内部REST 控制线 ALE、 HLDA 地址线
第七章8086CPU的总线操作与时序 73)总线操作与时序 Intel8086微处理器采用总线复用操作方式 8086的16位数据总线和地址总线的低16位是共用 的,典型的总线周期如图 总线周期 总线周期 CLK AD 地址 数据 地址 数据
第七章 8086CPU的总线操作与时序 7.3 总线操作与时序 Intel 8086微处理器采用总线复用操作方式 8086的16位数据总线和地址总线的低16位是共用 的，典型的总线周期如图 T1 T2 T3 T4 TI T1 T2 T3 T4 总线周期 总线周期 AD 地址 数据 地址 CLK 数据
第七章8086CPU的总线操作与时序 在没有插入等待时钟周期T的情况下,总线周期 由4个时钟周期组成,即图中T1、T2T3、T4 在T期间CPU把存储器或外设的地址放到总线上, 这些地址信息由ALE控制锁存到地址锁存器中,以 便使总线上可以传送数据信息。 T2期间分时复用的地址数据总线处于高阻态,以 便为读入或写出数据作准备。 在T和T期间,读或写的数据出现在总线上,以使 完成读或写的操作
第七章 8086CPU的总线操作与时序 • 在没有插入等待时钟周期TW的情况下，总线周期 由4个时钟周期组成，即图中T1、T2、T3、T4 • 在T1期间CPU把存储器或外设的地址放到总线上， 这些地址信息由ALE控制锁存到地址锁存器中，以 便使总线上可以传送数据信息。 • T2期间分时复用的地址/数据总线处于高阻态，以 便为读入或写出数据作准备。 • 在T3和T4期间，读或写的数据出现在总线上，以使 完成读或写的操作
第七章8086CPU的总线操作与时序 等待周期Tw 个总线周期 T 地址总线 <地址输出 「数据输入>〉 READY READY信号的定时波形 如果在T周期结束之前,存储器或外设未准备好 数据传送,就要启动输入CPU的 READYS线使之变低电 平,从而在T和T之间插入一个或多个T等待周期, 直到 READY变高,转入T周期,完成读写操作
第七章 8086CPU的总线操作与时序 等待周期TW： T1 T2 T3 TW 一个总线周期 地址输出 数据输入 T4 READY 地址总线 READY信号的定时波形 如果在T3周期结束之前，存储器或外设未准备好 数据传送，就要启动输入CPU的READY线使之变低电 平，从而在T3和T4之间插入一个或多个TW等待周期， 直到READY变高，转入T4周期，完成读写操作