写入:在W、W上分别加W 高、低电平,写1/0。 T3 T4 读出:W、W先预充电至 高电平,断开充电回路 T 再根据W、W上有无电流, C1 C2 读1/0。 (4)保持 z:加低电平,T3、T4截止,该单元未选中,保持原状态。 需定期向电容补充电荷(动态刷新),∴称动态。 四管单元是非破坏性读出,读出过程即实现刷新。 2.单管单元 (1)组成 G:记忆单元T:控制门管 Z:字线 W:位线
2.单管单元 （1）组成 （4）保持 T1 T2 T3 T4 Z W W C1 C2 写入：在W、W上分别加 高、低电平，写1/0。 读出：W、W先预充电至 再根据W、W上有无电流， 高电平，断开充电回路， 读1/0。 Z：加低电平，T3、T4截止，该单元未选中，保持原状态。 需定期向电容补充电荷（动态刷新），∴称动态。 四管单元是非破坏性读出，读出过程即实现刷新。 C：记忆单元 C W Z T T：控制门管 Z：字线 W：位线
(2)定义 “0”:c无电荷,电平v0(低) “1”:有电荷,电平V1(高) (3)工作 写入:乙加高电平,T导通,在W上加高/低电平,写1/0 读出:W先预充电,断开充电回路。 z加高电平,T导通,根据W线电位的变化,读10 (4)保持 z:加低电平,T截止,该单元未选中,保持原状态。 单管单元是破坏性读出,读出后需重写。 3存储芯片 例.DRAM芯片2164(64K×1位) 外特性:
3.存储芯片 （2）定义 （4）保持 写入：Z加高电平，T导通，在W上加高/低电平，写1/0。 读出：W先预充电， 根据W线电位的变化，读1/0。 断开充电回路。 Z：加低电平，T截止，该单元未选中，保持原状态。 单管单元是破坏性读出，读出后需重写。 “0”：C无电荷，电平V0（低） C W Z T 外特性： “1”：C有电荷，电平V1（高） （3）工作 Z加高电平，T导通， 例.DRAM芯片2164（64K×1位）