《数字电子技术基础》教案第三B-CO(a）逻辑图（b）逻辑符号图3.7半加器3.2.2全加器电路全加器是完成两个二进制数Ai和Bi及相邻低位的进位Ci-1相加的逻辑电路。设计一个全加器，其中，Ai和Bi分别是被加数和加数，Ci-1为相邻低位的进位，Si为本位的和，Ci为本位的进位。全加器的真值表如表3.6所示。表3.6全加器的真值表输入输出AiB;CCi-1S;0000000I10001010110110010001111100111111由真值表写出逻辑表达式为：S, = A,B,C,-I + A,B,C-I + A,B,Ci-I + A,B,C,-=(A, ④ B, )C,-I + A, ④ B,Ci-1= A ④B, ④C-I(3. 5)C, = A,B,C,-i + A,B,C,-I + A,B,C-I + A,B,C,-I= A,B, + B,C,-I + A,Ci-I图3.8（a）所示是全加器的逻辑图，图3.8（b）所示是全加器的逻辑符号。在图3.8（b）所示的逻辑符号中，CI是进位输入端，CO是进位输出端。40ANS9口8.C,-1cOHIC1cC全加器的逻辑符号全加器的逻辑图图3.8全加器的逻辑图和逻辑符号
《数字电子技术基础》教案 第三 章 3.2.2 全加器电路 全加器是完成两个二进制数 Ai 和 Bi 及相邻低位的进位 Ci-1 相加的逻辑电路。 设计一个全加 器，其中，Ai 和 Bi 分别是被加数和加数，Ci-1 为相邻低位的进位，Si 为本位的和，Ci 为本位的进 位。全加器的真值表如表 3.6 所示。 表 3.6 全加器的真值表 输入 输出 Ai Bi Ci-1 Si Ci 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 由真值表写出逻辑表达式为： 1 1 1 1 1 1 1 1 1 1 1 1 1 ( ) − − − − − − − − − − − − − = + + = + + + = = + = + + + i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i A B B C A C C A B C A B C A B C A B C A B C A B C A B C S A B C A B C A B C A B C (3.5) 图 3.8（a）所示是全加器的逻辑图，图 3.8（b）所示是全加器的逻辑符号。在图 3.8（b）所示 的逻辑符号中，CI 是进位输入端，CO 是进位输出端。 图 3.8 全加器的逻辑图和逻辑符号 全加器的逻辑图 全加器的逻辑符号
《数字电子技术基础》教案第三3.2.3集成算术/逻辑运算单元[24|2322(2120|19/1817/16151413UmA.B.B,A.BGC.PA=B FA.天CC4581B,AS.S,S,S,C,MFFE,Us7273456787910002图3.9CC4581集成算术/逻辑运算单元的引脚图集成算术/逻辑运算单元（ALU）能够完成一系列算术运算和逻辑运算。CC4581是四位二进制数算术/逻辑运算单元，引脚图如图3.9所示，A（A3A2A1Ao）和B是预订的输入状态，输出是CM和F(F3F2F1F0)。根据输入信号S3~S0选择16种不同的功能。CC4581的功能表如表3.7所示。表3.7CC4581功能表输入/输出（低电平有效）输入/输出（高电平有效）功能选择算术功能逻辑功能逻辑功能算术功能$3$2s1SoMC-1MC=1MC-0,C,-0MC=-0, C,-1AA0n00A-1AABA+BAB-1A+BA+BAB-1ABA+B0-10-10A+BABA+ABA+ (A+B)BB0AB+ (A+B)(A+B) +AB(AOBAOBA-B-1A-B-1A+BA+BABAB-12ABA+BA+AB100A+ (A+B)AOB0A+BAOBA+B1010CBAB+ (A+B)B(A+B)+ABA+BA+BAB0AB-11010A+AA+AAB1AB+AA+B(A+B) +ACABAB+AA+B(A+B) +AAAAA-1由表3.7可知，CC4581能够进行16种算术和逻辑运算，并有清零和预置功能。所谓清零是将各数据输出端的状态全置O：预置是使数据输出端输出预定状态，进行预置操作时，预定的状态从A和B端输入。3.3信号变换电路3.3.1编码器1.十进制码→8421BCD编码器在日常生活中，人们通常使用十进制数来进行处理计算，然而数字设备却用二进制或代码进行判断处理。十进制码→8421BCD编码器的作用就是将人们习惯使用的十进制数变换成8421BCD码的电路（十
《数字电子技术基础》教案 第三 章 3.2.3 集成算术/逻辑运算单元 集成算术/逻辑运算单元（ALU）能够完成一系列算术运算和逻辑运算。CC4581 是四位二进制数算 术/逻辑运算单元，引脚图如图 3.9 所示，A（A3A2A1A0）和 B 是预订的输入状态，输出是 CM 和 F （F3F2F1F0）。 根据输入信号 S3~S0 选择 16 种不同的功能。CC4581 的功能表如表 3.7 所示。 由表 3.7 可知，CC4581 能够进行 16 种算术和逻辑运算，并有清零和预置功能。所谓清零是将各 数据输出端的状态全置 0；预置是使数据输出端输出预定状态,进行预置操作时,预定的状态从 A 和 B 端输入。 3.3 信号变换电路 3.3.1 编码器 1.十进制码→8421 BCD 编码器 在日常生活中,人们通常使用十进制数来进行处理计算,然而数字设备却用二进制或代码进行判断 处理。十进制码→8421BCD 编码器的作用就是将人们习惯使用的十进制数变换成 8421BCD 码的电路(十 表3.7 CC4581功能表
第三《数字电子技术基础》教案进制数×与四位二进制数的关系是X=2Y,+2°Y,+2'Y+2°Yo对应权分别为8421)。因为输入有10个数码，要求对应有10种输出状态，而3位二进制代码只有8种状态，所以输出需用4位（2”>10，取n=4)二进制代码.设输入的10个数码分别用Io、I1、、Ig表示，输出的8421BCD码分别采用Y3、Y2、Y1、Yo表示，则真值表如表3.8所示。表3.810进制码BCD编码器真值表→输入输出1Y3Y2YiYo00000(I.)0001(I)12(12)00013(1.)0014(1)00015(Is)01016(1.)01107(1.)01110008(1.)10019(1.)1由于Io、I1、I9是一组相互排斥的变量，故可由真值表直接写出输出函数的逻辑表达式，即为:Y,-I+L-T.Y,-1++L+1,=i1由或门组由与门组成编码器成编码器Y-1+1+1+1-i(3.7)Y=I,+I,+1,+1,+1-iiii十进制码→8421BCD编码器逻辑图如图3.10所示。其中Io是隐含的。Y.YoY,tYY.Y,Y.o0o100&&&I-M手毛TIT68b060101iL,iLLL.1,1,11.1.FL.1(a）由或门组成(b)由与非门组成图3.10进制码一8421BCD编码器电路图2.优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的输入信号进行编码。常用的集成优先编码器IC有10线-4线、8线-3线两种。10线-4线优先编码器常见的型号为CC40147
《数字电子技术基础》教案 第三 章 进制数 X 与四位二进制数的关系是 0 0 1 1 2 2 3 3 X = 2 Y + 2 Y + 2 Y + 2 Y ,对应权分别为 8421)。因为输入有 10 个数码,要求对应有 10 种输出状态,而 3 位二进制代码只有 8 种状态,所以输出需用 4 位( 2 10 n , 取 n=4)二进制代码.设输入的 10 个数码分别用 I0、I1、.、I9 表示,输出的 8421 BCD 码分别采用 Y3、Y2、Y1、Y0 表示,则真值表如表 3.8 所示。 表 3.8 10 进制码 → BCD 编码器真值表 输入 输出 I Y3 Y2 Y1 Y0 0(I0) 0 0 0 0 1(I1) 0 0 0 1 2(I2) 0 0 1 0 3(I3) 0 0 1 1 4(I4) 0 1 0 0 5(I5) 0 1 0 1 6(I6) 0 1 1 0 7(I7) 0 1 1 1 8(I8) 1 0 0 0 9(I9) 1 0 0 1 由于 I0、I1、.、I9 是一组相互排斥的变量,故可由真值表直接写出输出函数的逻辑表达式,即 为: 十进制码→8421BCD 编码器逻辑图如图 3.10 所示。其中 I0 是隐含的。 2.优先编码器 优先编码器是当多个输入端同时有信号时,电路只对其中优先级别最高的输入信号进行编码。常用 的集成优先编码器 IC 有 10 线-4 线、8 线-3 线两种。10 线-4 线优先编码器常见的型号为 CC40147
《数字电子技术基础》教案第三74HC147：8线-3线优先编码器常见的型号为74HC148、CC4532：下面以CMOS中规模集成电路CC40147为例介绍8421BCD码优先编码器的功能。10线-4线8421BCD码优先编码器CC40147引脚图如图3.11所示，其真值表如表3.9所示。其中第15脚NC为空脚。CC40147优先编码器有9个输入端和4个输出端。某个输入端为“1”，代表输入某个十进制数。当9个输入端全为”0”时，代表输入的是十进制数0。4个输出端反映输入十进制数的BCD码编码输出。113[1116151412109N.TiD.D.DD,A40147D,D.D,D1D.CBUss7134S17168图3.1110线-4线8421BCD优先编码器CC40147的引脚图表3.9优先编码器CC40147的真值表cDsDeDiDsDgDBDiD2DsDA0000000O0000000000000000I00000000010000000000010100000000010001000000000110000O000001100000O00I1100000000100010000000011001CC40147优先编码器的输入端和输出端都是高电平有效，即当某个输入端输入高电平1时，4个输出端就以高电平1与其对应实现8421BCD编码。当9个输入端输入全为0时，4个输出端输出也全为0，代表输入十进制数0的8421BCD编码输出。3.32译码器1.8421BCD码→10进制译码器把BCD码翻译成10个十进制数字信号的电路，称为二-十进制译码器。-十进制译码器的输入是十进制数R的4位二进制BCD码，分别用As、A2、Ai、A表示；输出的是与10个十进制数字相应的10个信号，用YgY.表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。8421BCD码-十进制码译码器的CC4028真值表如表3.10所示表中左边是输入的8421BCD码，右边是译码输出。其中1010～1111共6种状态没有使用，是无效状态，在正常工作状态下不会出现，化简时可以作为随意项处理。对1010～1111这6种状态作为随意项处理后，虽然输出函数及相应的逻辑电路得到了简化，但输入信号As、Az、Ai、Ac必须遵守约束条件，即不能输入10101111这6种代码，否则就会出现错误的输出
《数字电子技术基础》教案 第三 章 74HC147；8 线-3 线优先编码器常见的型号为 74HC148、CC4532；下面以 CMOS 中规模集成电路 CC40147 为例介绍 8421BCD 码优先编码器的功能。 10 线-4 线 8421BCD 码优先编码器 CC40147 引脚图如图 3.11 所示,其真值表如表 3.9 所示。其中第 15 脚 NC 为空脚。CC40147 优先编码器有 9 个输入端和 4 个输出端。某个输入端为“1”,代表输入某一 个十进制数。当 9 个输入端全为”0”时,代表输入的是十进制数 0。4 个输出端反映输入十进制数的 BCD 码编码输出。 图 3.11 10 线-4 线 8421BCD 优先编码器 CC40147 的引脚图 表 3.9 优先编码器 CC40147 的真值表 D1 D2 D3 D4 D5 D6 D7 D8 D9 D C B A 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 CC40147 优先编码器的输入端和输出端都是高电平有效,即当某个输入端输入高电平 1 时,4 个输出 端就以高电平 1 与其对应实现 8421BCD 编码。当 9 个输入端输入全为 0 时,4 个输出端输出也全为 0,代 表输入十进制数 0 的 8421BCD 编码输出。 3.32 译码器 1.8421 BCD 码→10 进制译码器 把 BCD 码翻译成 10 个十进制数字信号的电路,称为二-十进制译码器。 二-十进制译码器的输入是十进制数 R 的 4 位二进制 BCD 码,分别用 A3、A2、A1、A0表示；输出的是 与 10 个十进制数字相应的 10 个信号，用 Y9~Y0表示。由于二-十进制译码器有 4 根输入线，10 根输出 线，所以又称为 4 线-10 线译码器。8421BCD 码-十进制码译码器的 CC4028 真值表如表 3.10 所示。 表中左边是输入的 8421BCD 码,右边是译码输出。其中 1010～1111 共 6 种状态没有使用,是无效状 态,在正常工作状态下不会出现,化简时可以作为随意项处理。对 1010～1111 这 6 种状态作为随意项处 理后,虽然输出函数及相应的逻辑电路得到了简化,但输入信号 A3、A2、A1、A0 必须遵守约束条件,即不 能输入 1010～1111 这 6 种代码,否则就会出现错误的输出
《数字电子技术基础》教案第三在中规模集成二-十进制译码器CC4028/74HC154中，对BCD码采用了完全译码方案，即输出函数没有利用随意项化简。这样做的好处是，输入端代码出现无效状态时，译码器不予响应，各个输入信号之间没有约束。采用完全译码方案的输出函数，可直接由真值表3.10写出，分别为：Y。 = A, A, A, AY=AAAAY,=AAAA.Y = A,AAAoY =AAAA Y, =AAAA Y=AAAA.Y, = AAAA0Y = A, A,A,A。 Y, = A,A, A,A由这些表达式画出逻辑图如图3.12所示。如果要输出为反变量，即为低电平有效则只需将图3.12所示电路中的10个与门换成与非门即可。表3.104线-10线CC4028/74HC154的真值表检入特通AAAAY,Y.YYaYYYL00o.06000000-0-0-0-00oo001o60000-eoo1输入编以高电平编会00-000006的BCD别，对换递o0000000!#Y驰山000O00o1oO0010o000Un--oo400Oao-aa60o90o00-00000--0X-xxxx这种状态晚无餐状-0-X-+X.xXx2瑞品品准1-o0XXxXxxX.01xxx1xxx.xxxX-:-。x++xxxxxx+xXXX1PYAOA
《数字电子技术基础》教案 第三 章 在中规模集成二-十进制译码器 CC4028/74HC154 中,对 BCD 码采用了完全译码方案,即输出函数没 有利用随意项化简。这样做的好处是,输入端代码出现无效状态时,译码器不予响应,各个输入信号之间 没有约束。 采用完全译码方案的输出函数,可直接由真值表 3.10 写出,分别为: Y0 = A3 A2 A1 A0 Y1 = A3 A2 A1A0 Y2 = A3 A2A1A0 Y3 = A3 A2A1A0 Y4 = A3A2 A1A0 Y5 = A3A2 A1A0 Y6 = A3A2A1A0 Y7 = A3A2A1A0 Y8 = A3 A2 A1A0 Y9 = A3 A2 A1A0 由这些表达式画出逻辑图如图 3.12 所示。 如果要输出为反变量,即为低电平有效则只需将图 3.12 所示电路中的 10 个与门换成与非门即可