弗原創IT教育中心 总线周期的后段,称为数据选通;在读周期,DS指示 DS12887驱动双向总的时刻,在写周期,DS的后沿使 DS12887锁存写数据。选择ⅠNTEL时序时,DS称作(RD), RD与典型存贮器的允许信号OE)的定义相同 R/W(读/写输入):R∧w管脚也有两种操作模式。选 MOTOROLA时序时,RW是一电平信号,指示当前周期是 读或写周期,DS0为高电平时,R/W高电平指示读周期, R/W低电平指示写周期;选 INTEL时序,R/W信号是一低 电平信号,称为WR。在此模式下,R∧W管脚与通用RAM的 写允许信号(wE)的含义相同。 CS(片选输入):在访问DS12887的总线周期内,片选 信号必须保持为低。 IRQ(中断申请输入):低电平有效,可作微处理的中 断输入。没有中断条件满足时,IRQ处于高阻态。IRQ线 是漏极开路输入,要求外接上接电阻。 RESET(复位输出):当该脚保持低电平时间大于 200ms,保证DS12887有效复位
总线周期的后段，称为数据选通；在读周期，DS指示 DS12887驱动双向总的时刻，在写周期，DS的后沿使 DS12887锁存写数据。选择INTEL时序时，DS称作(RD)， RD与典型存贮器的允许信号(OE)的定义相同。 R/W(读/写输入)：R/W管脚也有两种操作模式。选 MOTOROLA时序时，R/W是一电平信号，指示当前周期是 读或写周期，DSO为高电平时，R/W高电平指示读周期， R/W低电平指示写周期；选INTEL时序，R/W信号是一低 电平信号，称为WR。在此模式下，R/W管脚与通用RAM的 写允许信号(WE)的含义相同。 CS(片选输入)：在访问DS12887的总线周期内，片选 信号必须保持为低。 IRQ(中断申请输入)：低电平有效，可作微处理的中 断输入。没有中断条件满足时，IRQ处于高阻态。IRQ线 是漏极开路输入，要求外接上接电阻。 RESET(复位输出)：当该脚保持低电平时间大于 200ms，保证DS12887有效复位
弗原創IT教育中心 DS12887的内部功能 地址分配图 DS12887的地下分配图如图3所示,由114字节的用 户RAM,10字节的存放实时时钟时间。日历和定闹RAM 及用于控制和状态的4字节特殊寄存器组成,几乎所 有的128个字节可直接读写。 1 d中 14 平节 户网山 12 1 图3DS12887熙A酌分配
DS12887的内部功能 地址分配图 DS12887的地下分配图如图3所示，由114字节的用 户RAM，10字节的存放实时时钟时间。日历和定闹RAM 及用于控制和状态的4字节特殊寄存器组成，几乎所 有的128个字节可直接读写
弗原創IT教育中心 时间、日历和定闹单元 时间和日历信息通过读相应的内存字节来获取,时间、 日历和定闹通过写相应的内存字节设置或初始化,其字节内 容可以是十进制或BCD形式。时间可选择12小时制或24小时 制,当选择12小时制时,小时字节搞位为逻辑“1”代表PM。时 间、日历和定闹字节是双缓冲的,总是可访问的。每秒钟这 10个字节走时1秒,检查一次定闹条件,如在更新时,读时 间和日历可能引起错误。三个字节的定闹字节有两种使用方 法。第一种,当定闹时间写入相应时、分、秒定闹单元,在 定允许闹位置高的条件下,定闹中断每天准时起动一次。第 二种,在三个定闹字节中插入一个或多个不关心码 不关心码是任意从C到F的16进制数。当小时字节的不关心 码位置位时,定闹为小时发生一次由于相线小时和分钟定 闹字节置不关心位时,每分钟定闹一次;当三个字节都置 不关心位时,每秒中断一次
时间、日历和定闹单元 时间和日历信息通过读相应的内存字节来获取，时间、 日历和定闹通过写相应的内存字节设置或初始化，其字节内 容可以是十进制或BCD形式。时间可选择12小时制或24小时 制，当选择12小时制时，小时字节搞位为逻辑 “ 1 ”代表PM。时 间、日历和定闹字节是双缓冲的，总是可访问的。每秒钟这 10个字节走时1 秒，检查一次定闹条件，如在更新时，读时 间和日历可能引起错误。三个字节的定闹字节有两种使用方 法。第一种，当定闹时间写入相应时、分、秒定闹单元，在 定允许闹位置高的条件下，定闹中断每天准时起动一次。第 二种，在三个定闹字节中插入一个或多个不关心码。 不关心码是任意从C到FF的16进制数。当小时字节的不关心 码位置位时，定闹为小时发生一次由于相线小时和分钟定 闹字节置不关心位时，每分钟定闹一次；当三个字节都置 不关心位时，每秒中断一次
弗原創IT教育中心 非易失RAM 在DS12887中,114字节通用非易失RAM不专用于任 何特殊功能,它们可被处理器程序用作非易失内存 在更新周期也可访问。 中断 RTC实时时钟加RAM向处理器提供三个独立的、自 动的中断源。定闹中断的发生率可编程,从每秒一次 到每天一次,周期性中断的发生率可从500ms到 122μs选择。更新结束中断用于向程序指示一个更新 周期完成。中断控制和状态位在寄存器B和C中,本文 的其它部分将详细描述每个中断发生条件
非易失RAM 在DS12887中，114字节通用非易失RAM不专用于任 何特殊功能，它们可被处理器程序用作非易失内存，。 在更新周期也可访问。 中断 RTC实时时钟加RAM向处理器提供三个独立的、自 动的中断源。定闹中断的发生率可编程，从每秒一次 到每天一次，周期性中断的发生率可从500ms到 122µs选择。更新结束中断用于向程序指示一个更新 周期完成。中断控制和状态位在寄存器B和C中，本文 的其它部分将详细描述每个中断发生条件
弗原創IT教育中心 晶振控制位 DS12887出厂时,其内部晶振被关掉,以防止锂电 池在芯片装入系统前被消耗。寄存器A的BIT4~BIT6 为010时打开晶振,分频链复位,BIT4~BIT6的其它 组合都是使晶振关闭。 方波输出选择 如图1原理图所示,15级分步抽着中的13个可用 于15选1选择器,选择分频器抽头的目的是在SQw管 脚产生一个方波信号,其频率由寄存器A的RS0~ RS3位设置。SQW频率选择与周期中断发生器共离15 选1选择器,一旦频率选择好,通过用程序控制方 波输出允许位SWQE来控制SQW管脚输出的开关
晶振控制位 DS12887出厂时，其内部晶振被关掉，以防止锂电 池在芯片装入系统前被消耗。寄存器A的BIT4～BIT6 为010时打开晶振，分频链复位，BIT4～BIT6的其它 组合都是使晶振关闭。 方波输出选择 如图1原理图所示，15级分步抽着中的13个可用 于15选1选择器，选择分频器抽头的目的是在SQW管 脚产生一个方波信号，其频率由寄存器A的 RS0～ RS3位设置。SQW频率选择与周期中断发生器共离15 选1选择器，一旦频率选择好，通过用程序控制方 波输出允许位SWQE来控制SQW管脚输出的开关