历支大 2006 lsA总线的形成 标记SA总线的结构及其形成方法 CLK M小 SSS SSS DEN IOWC DTR MRDI READY ALE 8284A HREADY RESET STB OE RESET BHEH 74LS373 Algw A16 X3 ADis ADo 线 74L245 DR×2 存储器o接口 桂小林6
桂小林6 ISA总线的形成 ⚫ 标记ISA总线的结构及其形成方法 I S A 总 线
历支大 2006 cH:微处理器38 了解80386的内部结构 cR寄存器的特殊作用(cR0~CR3) 包括6个模块(执行单元,分段单元,分页单元,总线单元, 指令预取单元和译码单元) 工作模式及转换方法(实模式,虛拟模式和虛拟8086模式) 熟练掌握保护模式下的存储器管理机制 虚拟地址到线形地址的变换 描述符、描述符表、描述符寄存器 线形地址到物理地址的变换 386中断与8086的中断的不同 ●不要求记描述符的格式 桂小林7
桂小林7 CH2：微处理器-3/8 ⚫ 了解80386的内部结构 – CR寄存器的特殊作用（CR0~CR3） – 包括6个模块（执行单元，分段单元，分页单元，总线单元， 指令预取单元和译码单元） – 工作模式及转换方法(实模式，虚拟模式和虚拟8086模式) ⚫ 熟练掌握保护模式下的存储器管理机制 – 虚拟地址到线形地址的变换 – 描述符、描述符表、描述符寄存器 – 线形地址到物理地址的变换 – 386中断与8086的中断的不同 ⚫ 不要求记描述符的格式~
历支大 2006 cH:微处理器48 ●熟悉微机接口中常用的一些汇编指令和编程方 法 Mov、JNC、JNz、cMP、TEsT、 IN. OUT LOOP ●熟练掌握N和OUT指令的工作时序 只有运行访问存储器指令和o指令才能产生RD# 或WR#,以及OM# AL对应DB;DX对应AB ●了解80386的寻址方式 桂小林8
桂小林8 CH2：微处理器-4/8 ⚫ 熟悉微机接口中常用的一些汇编指令和编程方 法 – MOV、JNC、JNZ、CMP、TEST、IN、OUT – LOOP ⚫ 熟练掌握IN和OUT指令的工作时序 – 只有运行访问存储器指令和I/O指令才能产生RD# 或WR#，以及IO/M# – AL对应DB；DX对应AB ⚫ 了解80386的寻址方式
历支大 2006 基本概念 (1)执行部件EU 解:8086微处理器内部的个功能部件由通用寄器标志寄存 漫算和国订若转员终等名新行 管理 (2)总线接口部件BU 解:8086微处理强内部的另一个功能部件虫段查存器指令捐针 地址形 Q逐接图际有的线操作计算形成可位的内行物理地址 小方式与最小方式 二新在下电供茶统 86微处 MN 8086微处理的另—种工作方式在该方 8288供构成个多 MNX*线接地 桂小林9
桂小林9 基本概念 (1)执行部件EU – 解:8086微处理器内部的一个功能部件,由通用寄存器,标志寄存 器,运算器和EU 控制系统等组成,负责全部指令的执行,向BIU提 供数据和所需访问的内容和I/O端口的地址,并对通用寄存器,标 志寄存器和指令操作数进行管理. (2)总线接口部件BIU – 解:8086微处理器内部的另一个功能部件,由段寄存器,指令指针, 地址形成逻辑, 总线控制逻辑和指令队列等组成,BIU同外部总线 连接为EU完成所有的总线操作,并计算形成20位的内存物理地址 (3)最小方式 与最小方式 – 答:8086微处理器的—种工作方式,在该方式下,由8086提供系统 所需要的全部控制 信号,用以构成一个单处理器系统.此时 MN/MX*线接VCC(高电平). – 8086微处理器的另一种工作方式,在该方式下,系统的总线控制信 号由专用的总 线控制器8288提供,构成一个多处理机或协处理机 系统.此时MN/MX*线接地
历支大 2006 基本概念 (5)指令周期 解 条指令所需要的时间称为指令周期包括指令译码和 执行等操作所需的时间 (6)总线周期 解:cPU通过总线操作完成同内存储器或/O接口之间一次数据传 送所需要的叫间 (7)时钟周期 解:CPUJ时钟脉冲的重复周期称为时钟周期,时钟周期是cPU的 时间基准 (8)等待周期 解在cP对内存或外设接口进行读写操作时当被选中 内存立外设接口无法在3个T(时钟 请求延长 猜号后就在3与42间插入一个时钟周 期一称为等待周期TW在Tw期间,总线信号保持不变 桂小林10
桂小林10 基本概念 (5)指令周期 – 解:执行一条指令所需要的时间称为指令周期包括取指令,译码和 执行等操作所需的 时间. (6)总线周期 – 解:CPU通过总线操作完成同内存储器或I/O接口之间一次数据传 送所需要的叫间. (7)时钟周期 – 解:CPUJ时钟脉冲的重复周期称为时钟周期,时钟周期是CPU的 时间基准 (8)等待周期 – 解:在CPU对内存或外设接口进行读写操作时,当被选中进行数据 读写的内存或外设 接口无法在3个T(时钟周期)内完成数据读写 时,就由该内存或外设接口发出一个请求延长总线周期的信 号,CPU在接收到该请求情号后,就在T3与T4之间插入—个时钟周 期 一称为等待周期Tw,在Tw期间,总线信号保持不变