CPU识别中断申请的依据: CPU在每个机器周期的S5P2期间,会自动查询各个中断申请 标志位,若查到某标志位被置位将启动中断机制。 2.中断控制 MCS-51单片机设置了4个专用寄存器用于中断控制,用 户通过设置其状态来管理中断系统。 1)定时器控制寄存器TCON(88H) TF1 TR1 TFO TRO IE1 IT1 IEO ITO TFO/TF1:定时器溢出中断申请标志位(由硬件自动置位)。 0:定时器未溢出; 1:定时器溢出(由全“1变成全“03)时由硬件自动置 位,申请中断,中断被CPU响应后由硬件自动清零
CPU识别中断申请的依据： CPU在每个机器周期的S5P2期间，会自动查询各个中断申请 标志位，若查到某标志位被置位,将启动中断机制。 2．中断控制 MCS-51单片机设置了4个专用寄存器用于中断控制，用 户通过设置其状态来管理中断系统。 （1）定时器控制寄存器TCON （88H） TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 TF0/TF1：定时器溢出中断申请标志位（由硬件自动置位）。 =0：定时器未溢出； =1：定时器溢出（由全“1”变成全“0”）时由硬件自动置 位，申请中断，中断被CPU响应后由硬件自动清零
TR0/TR1:定时器运行启停控制位(可由用户通过软件设置) =0:定时器停止运行; 1:定时器启动运行。 IEOE1:外部中断申请标志位(由硬件自动置位,中断响应后 转向中断服务程序时,由硬件自动清0) =0:没有外部中断申请 1:有外部中断申请。 IIOT1∵外部中断请求的触发方式控制位(可由用户通过软件设 置) 0:在ⅣNTON∏端申请中断的信号低电平有效; 1:在 NTO/INT1端申请中断的信号负跳变有效
TR0/TR1：定时器运行启停控制位（可由用户通过软件设置 ）。 =0：定时器停止运行； =1：定时器启动运行。 IE0/IE1：外部中断申请标志位（由硬件自动置位 ，中断响应后 转向中断服务程序时，由硬件自动清0 ）。 =0：没有外部中断申请； =1：有外部中断申请。 IT0/IT1：外部中断请求的触发方式控制位（可由用户通过软件设 置 ）。 =0：在INT0/INT1端申请中断的信号低电平有效； =1：在INT0/INT1端申请中断的信号负跳变有效
(2)串行口控制寄存器SCON(98H) SMO SM1 SM2 REN TB8 RB8 TI RI TRI:串行口发送/接收中断申请标志位(由硬件自动置位,必须 由用户在中断服务程序中用软件清0) 0:没有串行口发送/接收中断申请 1:有串行口发送/接收中断申请。 SCON的高6位用于串行口工作方式设置和串行口发送/接收控 制 (3)中断允许控制寄存器IE(OA8H) EA ES ET1 EX1 ETO EXO
（2）串行口控制寄存器SCON （98H） TI/RI：串行口发送/接收中断申请标志位（由硬件自动置位，必须 由用户在中断服务程序中用软件清0）。 =0：没有串行口发送/接收中断申请； =1：有串行口发送/接收中断申请。 SCON的高6位用于串行口工作方式设置和串行口发送/接收控 制。 （3）中断允许控制寄存器IE （0A8H） SM0 SM1 SM2 REN TB8 RB8 TI RI EA ES ET1 EX1 ET0 EX0
(3)中断允许控制寄存器IE(0A8H) EA ES ET1 EX1 ETO EXO EXO/EX/ET/ ETO/ES位:分别是NT0/Nm,T0/1,串行 口的中断允许控制位。 0:禁止中断 1:允许中断。 EA:总的中断允许控制位(总开关) =0:禁止全部中断; 1:允许中断
（3）中断允许控制寄存器IE （0A8H） EA ES ET1 EX1 ET0 EX0 EX0/EX1/ET1/ET0/ES 位：分别是 / ，T0/T1，串行 口的中断允许控制位。 =0 ：禁止中断； =1 ：允许中断。 EA：总的中断允许控制位（总开关）： =0 ：禁止全部中断； =1 ：允许中断。 INT0 INT1
(4)中断优先级控制寄存器IP(OB8H) 8051有两个中断优先级,即高优先级和低优先级,每个中断源都可设置 为高或低中断优先级,以便CPU对所有的中断实现两级中断嵌套。 8051内部中断系统对各中断源的中断优先级有一个统一的规定,称为自 然优先级(也称为系统缺省优先级)。如下表所示。 中断源 中断柝菩 觖省优先级 外中断IT 最岛 足时器T0 TFU, 外中断INT 定时T1 申行口中断 TIRI 最低, 8051单片机的中断优先级采用了自然优先级和人工设置高、低优先级 的策略,中断处于同—级别时,就由自然优先级确定。开机时,每个中断 都处于低优先级,中断优先级可以通过程序来设定,由中断优先级寄存器 IP来统一管理
（4）中断优先级控制寄存器IP （0B8H） 8051有两个中断优先级，即高优先级和低优先级，每个中断源都可设置 为高或低中断优先级，以便CPU对所有的中断实现两级中断嵌套。 8051内部中断系统对各中断源的中断优先级有一个统一的规定，称为自 然优先级（也称为系统缺省优先级）。如下表所示。 8051单片机的中断优先级采用了自然优先级和人工设置高、低优先级 的策略，中断处于同一级别时，就由自然优先级确定。开机时，每个中断 都处于低优先级，中断优先级可以通过程序来设定，由中断优先级寄存器 IP来统一管理