每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY ②读写控制逻辑 8253内部操作的控制部分接受来自系统总线的 信息产生控制整个芯片的控制信号。 a,A1A—端口选择信号,由CPU输入,选择3个通道 和控制端口。 bRD和WR—输入低电平有效。 RD一CPU读取A1A0所选定通道内计数器的当前值 WR-CPU向8253控制字寄存器或向计数器置计数初值 ccs一片选信号,低电平有效,通常由端口地址的 高位地址译码形成。 信息与通信工程学院
② 读写控制逻辑 8253内部操作的控制部分,接受来自系统总线的 信息,产生控制整个芯片的控制信号。 a. A1A0—端口选择信号，由CPU输入，选择3个通道 和控制端口。 b.RD和 WR——输入低电平有效。 RD —CPU读取A1A0所选定通道内计数器的当前值 WR —CPU向8253控制字寄存器或向计数器置计数初值 c.CS — 片选信号，低电平有效，通常由端口地址的 高位地址译码形成
每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY ③通道0~通道1 个独立通道,每个通道内有16位减1计数器, 每来一个计数脉冲计数器减1,在oUTi端输出 个计数结束信号,每个通道内有一个计数锁存器, 可以锁住当前计数值,供CPU查询 ①计数器计数脉冲由CLK引脚输入,计数 计数脉冲周期可不固定,计数肤冲来自外部 ②定时器计数脉冲要求来自系统的主时钟, 周期固定,CLK最高计数频率为26MHz 信息与通信工程学院
③.通道0~通道1 三个独立通道，每个通道内有16位减1计数器， 每来一个计数脉冲计数器减1，在OUTi端输出一 个计数结束信号，每个通道内有一个计数锁存器， 可以锁住当前计数值，供CPU查询。 计数脉冲 ①计数器 计数脉冲由CLK引脚输入，计数 周期可不固定，计数脉冲来自外部。 ②定时器 计数脉冲要求来自系统的主时钟， 周期固定，CLK最高计数频率为2.6MHz