518086的引脚功能 (7)WR写信号 输出,三态,低电平有效。 WR与MO组合对应的操作 M/IO WR 操作 0写存储器 0 0写1O端口 微机原理及应用——第5章处理器总线时序和系统总线 16
微机原理及应用——第5章 处理器总线时序和系统总线 16 (7) WR 写信号 输出，三态，低电平有效。 WR与M/IO组合对应的操作 M/IO WR 操 作 1 0 0 0 写存储器 写I/O端口 5.1 8086的引脚功能
518086的引脚功能 (8)ALE地址锁存允许信号 输出,高有效。每一总线周期的T1有效。 (9) READY准备好信号 输入,高有效。CPU访问存储器或外设 时, READY有效,表示存储器或外设已准备 好传送数据。 微机原理及应用——第5章处理器总线时序和系统总线 17
微机原理及应用——第5章 处理器总线时序和系统总线 17 (8) ALE地址锁存允许信号 输出，高有效。每一总线周期的T1有效。 (9) READY准备好信号 输入，高有效。CPU访问存储器或外设 时，READY有效，表示存储器或外设已准备 好传送数据。 5.1 8086的引脚功能
518086的引脚功能 (10)INTR可屏蔽的中断请求信号 输入,高有效,表示外设向CPU提 出中断申请,若FR中IF=1,CPU在当前 指令后即响应。 微机原理及应用——第5章处理器总线时序和系统总线 18
微机原理及应用——第5章 处理器总线时序和系统总线 18 (10) INTR可屏蔽的中断请求信号 输入，高有效，表示外设向CPU提 出中断申请，若FR中IF=1，CPU在当前 指令后即响应。 5.1 8086的引脚功能
518086的引脚功能 (11)INTA中断响应信号 输出,三态,低电平有效。CPU响应 NTR后,用TA读取外设提供的中断类 型号,以取得中断服务程序的入口地址。 微机原理及应用——第5章处理器总线时序和系统总线
微机原理及应用——第5章 处理器总线时序和系统总线 19 (11) INTA中断响应信号 输出，三态，低电平有效。CPU响应 INTR后，用INTA读取外设提供的中断类 型号，以取得中断服务程序的入口地址。 5.1 8086的引脚功能
518086的引脚功能 (12)NMI非屏蔽中断请求信号 输入,厂有效。不受FAG寄存 器中IF的影响,CPU在当前指令结束 响应中断。 微机原理及应用——第5章处理器总线时序和系统总线
微机原理及应用——第5章 处理器总线时序和系统总线 20 (12) NMI非屏蔽中断请求信号 输入， 有效。不受FLAG寄存 器中IF的影响，CPU在当前指令结束 响应中断。 5.1 8086的引脚功能