PLD的开发流程图 算法设计和电路划分 图形输入和文本输入 编译和逻辑仿真 设计实现 目标文件下载
算法设计和电路划分 图形输入和文本输入 编译和逻辑仿真 设计实现 目标文件下载 PLD的开发流程图
开发环境 1.PLD开发软件: Logical Devices公司的CUPL软件 Altera MaX+Plus I; Altera Quartus II Xilinx Fundation 3. 1: Xilinx ISE 5.X: Lattice ISP Synario System 通常这些软件只能开发本公司生产的器件
开发环境 1.PLD开发软件: Logical Devices 公司的CUPL软件 Altera MAX+Plus II; Altera Quartus II Xilinx Fundation 3.1; Xilinx ISE 5.X; Lattice ISP Synario System 通常这些软件只能开发本公司生产的器件
1可编程器件的下载方式 knife 可编程器件下载电缆 计算机 编程器 sUP∈RPR/L+ 使用通用编程器对可编程器件编程示意图 L'NIVERSAL PROGRAMM!R 通用编程器
1.可编程器件的下载方式 通用编程器
用专用下载电缆下载 (JTAG标准口) 接计算机并 DB25 Plug Connector Parallel Cable EⅫNX TDI TDO- TDI TDO TDITDO XCHECKER FMns Lead Connector 用下载电缆下载示意图
102PLD的基本结构 PLD实现各种逻辑功能的依据 在数字系统设计中,任何组合逻辑函数都能用 “与或”式表达,从而可用“与”门和“或” 门实现,而任何时序电路都是由组合电路加上存 储元件(FF)构成的,这就是PLD实现各种逻 辑功能的理论依据 ISP和CPLD的内部电路就是依据这一原理 设计的。其总体结构如图10.21所示
10.2 PLD的基本结构 一、PLD实现各种逻辑功能的依据 在数字系统设计中，任何组合逻辑函数都能用 “与–或”式表达，从而可用“与”门和“或” 门实现，而任何时序电路都是由组合电路加上存 储元件（FF）构成的，这就是PLD实现各种逻 辑功能的理论依据。 ISP和CPLD的内部电路就是依据这一原理 设计的。其总体结构如图10.2.1所示