312 Pentium的原理结构(2) 原理结构 在 Pentium cPu中,总线接口部件实现 cPU与系统总线之间的连接,其中包括64 位双向的数据线、32位地址线和所有的控制 信号线,具有锁存与缓冲等功能,总线接口 部件实现cPU与外设之间的信息交换,并产 生相应的各类总线周期
3.1.2 Pentium的原理结构（2） 二、原理结构 在Pentium CPU中，总线接口部件实现 CPU与系统总线之间的连接，其中包括64 位双向的数据线、32位地址线和所有的控制 信号线，具有锁存与缓冲等功能，总线接口 部件实现CPU与外设之间的信息交换，并产 生相应的各类总线周期
312 Pentium的原理结构(3) 1.互相独立的指令 Cache和数据 Cache Pentium则在片内设置了2个独立的8 KB Cache, 分别用于存放指令代码与数据。指令 Cache是內存中 一部分程序的副本,通过猝发方式从内存中每次读入 块存入某一 Cache行中,便于CPU执行程序时取出 并执行,数据 Cache是可以读写的,双端口结构,每 个端口与U、V两条指令流水线交换整数数据,或者 组合成64位数据端口,用来与浮点运算部件交换浮 点数据,指令 Cache与数据 Cache均与cPU内部的 64位数据线以及32位地址线相连接
3.1.2 Pentium的原理结构（3） 1.互相独立的指令Cache和数据Cache Pentium则在片内设置了2个独立的8KB Cache， 分别用于存放指令代码与数据。指令Cache是内存中 一部分程序的副本，通过猝发方式从内存中每次读入 一块存入某一Cache行中，便于CPU执行程序时取出 并执行，数据Cache是可以读写的，双端口结构，每 个端口与U、V两条指令流水线交换整数数据，或者 组合成64位数据端口，用来与浮点运算部件交换浮 点数据，指令Cache与数据Cache均与CPU内部的 64位数据线以及32位地址线相连接
3.12 Pentium的原理结构(4 互相独立的指令 Cache和数据 Cache有利于 U、V兩条流水线的并行操作,它不仅可以同 时与U、V兩条流水线分别交换数据,而且使 指令预取和数据读写能无冲突地同时进行。 可以通过硬件或软件方法来禁止或允许使用 Pentium cPu内部的 Cache
3.1.2 Pentium的原理结构（4） ◼ 互相独立的指令Cache和数据Cache有利于 U、V两条流水线的并行操作，它不仅可以同 时与U、V两条流水线分别交换数据，而且使 指令预取和数据读写能无冲突地同时进行。 ◼ 可以通过硬件或软件方法来禁止或允许使用 Pentium CPU内部的Cache
312 Pentium的原理结构(5) 2超标量流水线 Pentium有U、V两条指令流水线,故称之为 超标量流水线,超标量流水线技术的应用,使 得 Pentium cPl的速度较80486有很大的提高。 因此,超标量流水线是 Pentium系统结构的核 心
3.1.2 Pentium的原理结构（5） 2.超标量流水线 Pentium有U、V两条指令流水线，故称之为 超标量流水线，超标量流水线技术的应用，使 得Pentium CPU的速度较80486有很大的提高。 因此，超标量流水线是Pentium系统结构的核 心
312 Pentium的原理结构(6) U、V流水线中整数指令流水线均由5段组成。 分别为预取指令(PF)、指令译码(D1) 地址生成(D2)、指令执行(EX)和结果写 回(WB)。 ■由于采用了指令流水线作业,每条指令流水线 可以在1个时钟周期内执行一条指令。因此, 最佳情况下一个时钟周期内可以执行两条整数 指令
3.1.2 Pentium的原理结构（6） ◼ U、V流水线中整数指令流水线均由5段组成。 分别为预取指令（PF）、指令译码（D1）、 地址生成（D2）、指令执行（EX）和结果写 回（WB）。 ◼ 由于采用了指令流水线作业，每条指令流水线 可以在1个时钟周期内执行一条指令。因此， 最佳情况下一个时钟周期内可以执行两条整数 指令