例1试设计一个相加器,完成uo=-(2m1+312) 的运算,并要求对un、l2的输入电阻均≥100kg2 R R R 13 如何满足输入电阻阻值要求? -iR RR r u R2 12 R3 2021年2月24日星期三 模拟电子技术( (analog electronic technology))電大16
2021年2月24日星期三 模拟电子技术(analog electronic technology) 16 例1 试设计一个相加器，完成uo = -(2ui1+3ui2 ) 的运算，并要求对ui1、ui2的输入电阻均≥100kΩ。 － ＋ Rf R＝1 ＝R2 ＝R3 Rf u i 1 ui 2 u i 3 u o R1 R2 R3 i 1 i 2 i 3 i f ∑ i i ′ i 3 3 f i 2 2 f i 1 1 f o f f u R R u R R u R R u = −i R = − − − 如何满足输入电阻阻值要求？
解为满足输入电阻均≥100k9,选R2=100k9,针对 R 3. 2 R 所以选R300k,R2=100k92,R1=150k2 实际电路中,为了消除输入偏流l产生的误差,在同圖 相输入端和地之间接入一直流平衡电阻R,并令 Rn=R1|R2R=502,如图7-2所示。 2021年2月24日星期三 模拟电子技术( (analog electronic technology))剂電大煙17
2021年2月24日星期三 模拟电子技术(analog electronic technology) 17 3, 2 2 1 = = R R R Rf f 所以选Rf=300kΩ，R2=100kΩ，R1=150kΩ。 实际电路中，为了消除输入偏流IIB产生的误差，在同 相 输 入 端 和 地 之 间 接 入 一 直 流 平 衡 电 阻 Rp， 并 令 Rp =R1 ‖R2 ‖Rf=50kΩ，如图7—2所示。 解 为满足输入电阻均≥100kΩ，选R2=100kΩ， 针对
R R 150k 300k R,100k R 50k 图7—2满足例1要求的反相相加器电路 2021年2月24日星期三 模拟电子技术( (analog electronic technology))剂電大18
2021年2月24日星期三 模拟电子技术(analog electronic technology) 18 － ＋ Rf u i 1 u i 2 uo R1 R2 Rp 150k 100k 50k 300k 图7—2 满足例1要求的反相相加器电路
同相相加器(ln- Phase adder R 1电路结构及分析方法 R R2∥R R3∥R1 山+R1+R3∥R2R2+R3∥R1 R R L u =u R+ Ro R2 R R,∥R R,∥R 十 RR+R∥E4+”图7-3同相相加器电路 当R1=R2时 RrR3∥R1 =(1+) )( ua tu ril RR2+R3∥R1 2 2电路缺点各信号源支路互不独立;有共模信号输入 2021年2月24日星期三 模拟电子技术 (analog electronic technology)分P和航電大堙19
2021年2月24日星期三 模拟电子技术(analog electronic technology) 19 Rf － u ＋ i 1 uo u i 2 R R1 R2 R3 二、同相相加器(In-Phase Adder) 图7—3 同相相加器电路 i 2 2 3 1 3 1 i 1 1 3 2 3 2 // // // // u R R R R R u R R R R R u + + + + = o f f u u R R R u = + − = ) // // // // (1 )( i 2 2 3 1 3 1 i 1 1 3 2 f 3 2 o u R R R R R u R R R R R R R u + + + = + )( ) // // (1 )( i 1 i 2 2 3 1 f 3 1 o u u R R R R R R R u + + = + 当R1=R2时 各信号源支路互不独立; 有共模信号输入 1.电路结构及分析方法 2.电路缺点
71-2相减器(差动放大器 Differential| Amplifier R R R (分解) R2 22 七 il R R2 R R R2 R 图74相减器电路 2021年2月24日星期三 模拟电子技术 (analog electronic technology)分P和航電大20
2021年2月24日星期三 模拟电子技术(analog electronic technology) 20 7—1—2相减器(差动放大器Differential Amplifier) － ＋ R3 ui2 uo ui1 R1 R2 R4 － ＋ R3 ui2 uo2 R1 R2 R4 － ＋ R3 ui1 uo1 R1 R4 R2 (分解) 图7—4 相减器电路