S2.1总体概述 51架构(51 Architecture) XTAL2 A XTAL1 Vcc 时钟 定时/计数器 电路 ROM RAM n×16bit CPU Vss 串行通信接口 并行通信接口 总线控制 中断系统 全双工1个 4×8bit V RST EA ALE PSEN TXD RXD P0 P1 P2 P3 SiChuan Engineering Technical College-1959 Copyright Http://mcu.scete.net
SiChuan Engineering Technical College-1959 6 Copyright © Http:// mcu.scetc.net §2.1 总体概述 串行通信接口 全双工 1个 ROM TXD RXD 中断系统 并行通信接口 4×8bit 定时/计数器 n×16bit RAM 时 钟 电 路 CPU 总线控制 51架构(51 Architecture)
S2.1总体概述 三、外部引脚说明 ®1.I/0口线功能 4个8位并行1/0接▣引脚 P0.0P.7、P1.0P1.7、P20P2.7和P3.0P3.7 为多功能引脚，可自动切换用作数据总线、地址总线、控制总 线和或I/0接口外部引脚。 2.控制线 ALE/PROG: 地址锁存允许信号端，低电平信号为控制锁存P0输出的 低8位地址。 PSEN:外部程序存储器读选通信号端 EA/N加：程序存储器选择信号端和编程电源输入端（先片内再片外） SiChuan Engineering Technical College-1959 Copyright Http://mcu.scetc.net
SiChuan Engineering Technical College-1959 7 Copyright © Http:// mcu.scetc.net ³1．I/O口线功能 4个8位并行 I/O 接口引脚 P0.0～P0.7 、P1.0～P1.7 、P2.0～P2.7和 P3.0～P3.7 为多功能引脚，可自动切换用作数据总线、地址总线、控制总 线和或I/O 接口外部引脚。 §2.1 总体概述 三、外部引脚说明 2．控制线 ALE/PROG：地址锁存允许信号端,低电平信号为控制锁存P0输出的 低8位地址。 PSEN：外部程序存储器读选通信号端 EA/VDD：程序存储器选择信号端和编程电源输入端(先片内再片外)
S2.1 总体概述 2.控制线 RST/VpD:复位信号端和后备电源输入端。 ®输入10ms以上高电平脉冲，单片机复位使单片机恢复到初始状态。 ®Vn使用后备电源，可实现掉电保护片内RAM的数据。 复位电路： 1)上电复位 2)外部信号复位 单片机 30uF 3 电源及时钟引线 工作电源：Vco、Vss 2002 RST 时钟输入：XTAL1、XTAL2。 Chuan Engineering Technical College-1959 Copyright Http://mcu.scete.net
SiChuan Engineering Technical College-1959 8 Copyright © Http:// mcu.scetc.net 2．控制线 RST/VPD：复位信号端和后备电源输入端。 ³ 输入10ms以上高电平脉冲，单片机复位使单片机恢复到初始状态。 ³ VPD使用后备电源，可实现掉电保护片内RAM的数据。 3. 电源及时钟引线 工作电源：VCC、VSS 时钟输入：XTAL1、XTAL2 。 复位电路： 1）上电复位 2）外部信号复位 单片机 K RST +5V 200Ω 1K 30μF §2.1 总体概述
表2-2引脚功能 引脚编号 引脚名称 类 DIP40 LCC44 QFP44 功能说明 Vss 20 22 16 电源地 Vec 40 44 38 电源引脚。正常操作、空闲、掉电以及对EPROM 编程或校验工作电压。2.7~6.0V(89C5X、 89C5XX2电源电压一般为5.0V) P0.0P0.7 39~32 4336 37~30 VO P0口：作为/O口使用时，P0口是漏极开路双 向口，向口锁存器写入1，VO引脚将悬空，可作 高阻输入引脚：在读写外部存储器时，P0口作为 “低8位地址/数据”总线使用 P1.0P1.7 1~8 2~9 40~44 I/O P1口：内部带有弱上拉的双向/O口，作为输 1-3 入引脚使用前，先向P1口锁存器写入1，使P1 口引脚被上拉为高电平 P1.0、P11引脚除了作为一般/0引脚使用外， 还具有第二输入/输出功能： T2(P1.0)一定时器T2的计数输入端或定时器 T2的时钟输出端 T2EXP1.1)一定时器T2外部触发输入端 P2.0P2.7 21-28 24~31 18-25 P2口：内部带有弱上拉的双向/0口，作为输 入引脚使用前，先向P2口锁存器写入1，使P2 口引脚被上拉为高电平 在读写外部存储器时，P2口输出高8位地址 A15~A8 SiChuan Engineering Technical College-1959 Copyright O Http://mcu.scete.net
SiChuan Engineering Technical College-1959 9 Copyright © Http:// mcu.scetc.net 表2-2 引脚功能
表2-2引脚功能 引脚名称 引脚编号 DIP40 LCC44 QFP44 型 功能说明 P3.0~P3.7 1017 11, 5, V/O P3口：内部带有弱上拉的双向/O口，作为输 1319 7~13 入引脚使用前，先向P3口锁存器写入1，使P3 口引脚被上拉为高电平 P3口除了可作为一般/O引脚使用外，还具有 11 5 0 第二输入输出功能： 01234567 3456789 8 I RXDP3.0)—串行数据接收（输入）端 9 TXD(P3.1) 串行数据发送（输出）端 10 INTO (P3.2)一外中断0输入端 I 11213 0 NT1(P3.3)一外中断1输入端 0 T0P3.4)一定时计数器T0的外部输入端 T1P3.5)—定时/计数器T1的外部输入端 W℉(P3.6)一外部数据存储器写选通信号， 低电平有效 RD(P3.7)一外部数据存储器读选通信号，低 电平有效 RST 9 10 复位信号输入端，高电平有效 Sichuan Engineering Technical College-1959 Copyright Http://mcu.scete.net
SiChuan Engineering Technical College-1959 10 Copyright © Http:// mcu.scetc.net 表2-2 引脚功能