存储系统是一致的 如果对某个数据项的任何读操作均可得到其最新写入的值 ,则认为这个存储系统是—致的(非正式定义) ·如果存储系统行为满足条件 处理器P对X进行一次写之后又对X进行读,读和写之间没有其它处 理器对X进行写,则读的返回值总是写进的值。 个处理器对X进行写之后,另一处理器对X进行读,读和写之间 无其它写,则读X的返回值应为写进的值 对同一单元的写是顺序化的,即任意两个处理器对同一单元的两次 写,从所有处理器看来顺序都应是相同的 ·2点假设 直到所有的处理器均看到了写的结果,一次写操作才算完成(写传 播) 允许处理器无序读,但必须以程序序进行写(写串行化) 2021/2/7 计算机体系结构
存储系统是一致的 • 如果对某个数据项的任何读操作均可得到其最新写入的值 ，则认为这个存储系统是一致的（非正式定义） • 如果存储系统行为满足条件： −处理器P对X进行一次写之后又对X进行读，读和写之间没有其它处 理器对X进行写，则读的返回值总是写进的值。 −一个处理器对X进行写之后，另一处理器对X进行读，读和写之间 无其它写，则读X的返回值应为写进的值 −对同一单元的写是顺序化的，即任意两个处理器对同一单元的两次 写，从所有处理器看来顺序都应是相同的 • 2点假设 −直到所有的处理器均看到了写的结果，一次写操作才算完成（写传 播） −允许处理器无序读，但必须以程序序进行写（写串行化） 2021/2/7 计算机体系结构 31
另一种定义 time read-on read-write read-write read-only Cores 2 and 5 Core 3 Core 1 Cores1, 2, 3 FIGURE 2.3: Dividing a given memory locations lifetime into epochs Coherence invariants 1. Single-Writer, Multiple-Read(SWMR) Invariant. For any memory location A, at any given (logical)time, there exists only a single core that may write to a (and can also read it) or some number of cores that may only read A 2. Data-Value Invariant. The value of the memory location at the start of an epoch is the same as the value of the memory location at the end of its last read-write epoch 2021/2/7 计算机体系结构
另一种定义： 2021/2/7 计算机体系结构 32
2、实现一致性的基本方案 在一致的多处理机中, Cache提供两种功能 共享数据的迁移 √降低了对远程共享数据的访问延迟和对共享存储器 的带宽要求 共享数据的复制 √不仅降低了访存的延迟,也减少了访问共享数据所 产生的冲突。 小规模多处理机不是采用软件而是采用硬 件技术实现 Cache-致性。 2021/2/7 计算机体系结构
2、实现一致性的基本方案 • 在一致的多处理机中，Cache提供两种功能 −共享数据的迁移: ✓降低了对远程共享数据的访问延迟和对共享存储器 的带宽要求。 −共享数据的复制 ✓不仅降低了访存的延迟，也减少了访问共享数据所 产生的冲突。 • 小规模多处理机不是采用软件而是采用硬 件技术实现Cache一致性。 2021/2/7 计算机体系结构 33
Cache—致性协议: 对多个处理器维护一致性的协议 关键:跟踪共享数据块的状态 ·共享数据状态跟踪技术 目录:物理存储器中共亨数据块的状态及相关信息均 被保存在一个称为目录的地方。 监咊:每个 Cache除了包含物理存储器中块的数据拷 贝之外,也保存着各个块的共享状态信息。 2021/2/7 计算机体系结构
Cache一致性协议: • 对多个处理器维护一致性的协议 • 关键：跟踪共享数据块的状态 • 共享数据状态跟踪技术 −目录 : 物理存储器中共享数据块的状态及相关信息均 被保存在一个称为目录的地方。 −监听: 每个Cache除了包含物理存储器中块的数据拷 贝之外，也保存着各个块的共享状态信息。 2021/2/7 计算机体系结构 34
core loads loaded C stores values L C/memory memory cache cache controller controller Network Network Side Side receive issued received coherence coherence coherence coherence requests requests responses requests responses responses interconnection network interconnection network ach"通常连共烹存储晋线{备个 Cachet制器 2021/2/7 计算机体系结构
Cache通常连在共享存储器的总线上，各个Cache控制器 通过监听总线来判断它们是否有总线上请求的数据块。 2021/2/7 计算机体系结构 35