数据总线 地址总线 -输出锁存器口输入缓冲器 MIO 端口译码器 WR RD 输出设备 输入设备 无条件传送输入输出接口框图 输出操作: OUT PORT,AL MO=0,WR=0,地址译码有效,输出锁 存器被选中
无条件传送输入输出接口框图 输出锁存器 输出设备 输入设备 输入缓冲器 端 口 译 码 器 数据总线 地址总线 M/IO WR RD M/IO=0，WR=0，地址译码有效，输出锁 存器被选中。 输出操作：OUT PORT， AL
2.条件传送方式 (1)查询式输入 下图为查询式输入接口电路框图 80H 数据 数据总线数据缓 锁K 冲器 存选通输 器 入 地址总线端 D 口译码 设备 READY 三态缓 R 81H Q DH+5V MIO 查询式输入接口电路框图
2.条件传送方式 下图为查询式输入接口电路框图。 （1）查询式输入 查询式输入接口电路框图 地址总线 M/IO RD 端 口 译 码 数据总线 READY 数据缓 冲器 三态缓 冲器 R S Q D ＋5V 锁 存 器 输 入 设 备 数据 选通 80H 81H D7
RD 80H 数据 数据总线数据缓 锁 存选通输 D 器 入 地址总线端 口译码 设备 READY 三态缓 冲器 R 8IH DH+5V Mio 工作原理:CPU读状态口,若 READY=0,则循环检测 READY;若 READY=1,读数据口读入数 据,同时置 READY=0
工作原理：CPU读状态口，若READY=0，则循环检测 READY；若READY=1，读数据口读入数 据，同时置READY=0。 地址总线 M/IO RD 端 口 译 码 数据总线 READY 数据缓 冲器 三态缓 冲器 R S Q D ＋5V 锁 存 器 输 入 设 备 数据 选通 80H 81H D7
输入状态信息 WAIT:n AL, 8IH TEST AL, 80H READY=I? IZ WAIT Y N AL, 80H 输入数据 查询式输入程序流程图
N Y READY=1？ 输入状态信息 输入数据 查询式输入程序流程图 WAIT：IN AL，81H TEST AL，80H JZ WAIT IN AL，80H
(2)查询式输出 下图为查询式输出接口电路框图。 数据总线 WR 选通信号 数据数据 锁存器 90H 应答/输 地址总线端 口 出设备 译 +5V D 91H BSUY 状态 寄存器 查询式输出接口电路框图
下图为查询式输出接口电路框图。 （2）查询式输出 查询式输出接口电路框图 地址总线 端 口 译 码 BSUY 状态 寄存器 RD R S D Q 输 出 设 备 ＋5V 应答 M/ IO WR 数据 锁存器 数据 数据总线 选通信号 90H 91H D0