第八章可编程逻辑器件 20世纪80年代中期:先后出现了通用阵列逻辑(GAL)、复 杂可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA)等可 编程器件。 20世纪90年代:产生了在系统编程(ISP)器件。在系统编程 是指用户具有在自己设计的目标系统中或线路板上为重构逻辑 而对逻辑器件进行编程或反复改写的能力。ISP器件为用户提供 了传统的PLD技术无法达到的灵活性,使可编程逻辑技术发生 了实质性飞跃
第八章 可编程逻辑器件 20世纪80年代中期:先后出现了通用阵列逻辑(GAL)、 复 杂可编程逻辑器件（CPLD）和现场可编程门阵列(FPGA)等可 编程器件。 20世纪90年代:产生了在系统编程(ISP)器件。在系统编程 是指用户具有在自己设计的目标系统中或线路板上为重构逻辑 而对逻辑器件进行编程或反复改写的能力。ISP器件为用户提供 了传统的PLD技术无法达到的灵活性，使可编程逻辑技术发生
第八章可编程逻辑器件 812PLD的基本结构 PLD的基本组成为一个“与”阵列和一个“或”阵列。阵列 中输入线和输出线的交点通过逻辑元件相连接。这些元件是接 通还是断开,可由厂家根据器件的结构特征决定或由用户根据 要求编程决定。基本结构如下图所示。 “与”项 O “与”阵列 “或”阵列 输出 在基本结构的基础上,附加一些其他逻辑元件,如输入缓 冲器、输出寄存器、内部反馈、输出宏单元等,便可构成各种 不同的PLD
第八章 可编程逻辑器件 8.1.2 PLD的基本结构 PLD的基本组成为一个“与”阵列和一个“或”阵列。阵列 中输入线和输出线的交点通过逻辑元件相连接。这些元件是接 通还是断开，可由厂家根据器件的结构特征决定或由用户根据 要求编程决定。基本结构如下图所示。 I0 In P0 Pm “与”项 O0 Or “与”阵列 “或”阵列 输出 在基本结构的基础上，附加一些其他逻辑元件，如输入缓 冲器、输出寄存器、内部反馈、输出宏单元等，便可构成各种 不同的PLD
第八章可编程逻辑器件 8.1.3PLD的电路表示法 对于PLD器件,用逻辑电路的一般表示法很难描述其内部 电路,这给PLD的生产和应用带来诸多不便。为此,对描述 PLD基本结构的有关逻辑符号和规则作出了某些约定 与门和或门 下图给出了3输入与门的两种表示法。传统表示法(图(a)中 与门的3个输入A、B、C在PLD表示法(图(b)中称为3个输入项, 而输出D称为“与”项。同样,或门也采用类似方法表示。 AB C ABC & & D (a)
第八章 可编程逻辑器件 8.1.3 PLD的电路表示法 对于PLD器件，用逻辑电路的一般表示法很难描述其内部 电路，这给PLD的生产和应用带来诸多不便。为此，对描述 PLD基本结构的有关逻辑符号和规则作出了某些约定。 一、与门和或门 下图给出了3输入与门的两种表示法。传统表示法(图(a))中 与门的3个输入A、B、C在PLD表示法(图(b))中称为3个输入项， 而输出D称为“与”项。同样，或门也采用类似方法表示。 & D A B C (a) & A B C D (b)
第八章可编程逻辑器件 输入缓冲器 典型输入缓冲器的PLD表 ABIC 出B、C是其输入A的原和反4-1B 示法如右图所示。它的两个输 001 C (见图中真值表) 110 B=A.C=A 连接方式 PLD阵列交叉点上的三种连接方式如图(a)所示。实点“表 示硬线连接,即固定连接;“×表示可编程连接;没有“×”和“ 的表示两线不连接。如图(b)中的输出F=AC。 固定连接 AB C 米 K可编程连接 &|F 不连接 (b)
第八章 可编程逻辑器件 二、输入缓冲器 典型输入缓冲器的PLD表 示法如右图所示。它的两个输 出B、C是其输入A的原和反 （见图中真值表）。 1 A B C A B C 1 1 0 0 1 0 三、 连接方式 PLD阵列交叉点上的三种连接方式如图(a)所示。实点“·”表 示硬线连接,即固定连接；“×”表示可编程连接；没有“×”和“·” 的表示两线不连接。如图(b)中的输出F=A·C。 固定连接 可编程连接 不连接 & A B C F (a) (b)
第八章可编程逻辑器件 四、与门不执行任何功能时的连接表示 B 图中,输出为D的与门连 接了所有的输入项,其输出方 D程 !为 D=A·A·B·B=0 方便起见,用标有“×”标 记的与门输出来表示所有输入缓 &F冲器输出全部连到某一“与” 项的情况,如图中输出E。 A BDEF 与上述相反,图中输出F表 0000 示无任何输出项与其相连,因此, 01001 该“与”项总是处于“浮动” 10001 的逻辑“1
第八章 可编程逻辑器件 四、与门不执行任何功能时的连接表示 & & D E F A B 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A B D E F 图中，输出为D的与门连 接了所有的输入项,其输出方 程为 方便起见，用标有“×”标 记的与门输出来表示所有输入缓 冲器输出全部连到某一“与” 项的情况，如图中输出E。 与上述相反，图中输出F表 示无任何输出项与其相连，因此， 该“与”项总是处于“浮动” 的逻辑“1”