p个输入 2 A 「N取1译码器 基本存储电路 W W M 输出缓冲放大器 选中的字线 输出M位 位位线 M-1 N根字线 N=2P个地址 图44单译码寻址示意图
Ap-1 Ap-2 A1 A0 N 取 1 译 码 器 基本存储电路 p个输入 M 位 位 线 D0 D1 DM－1 N根字线 N=2p个地址 W1 W0 … … … … 选中的字线 输出M位 Wn-1 输 出 缓 冲 放 大 器 图4.4 单译码寻址示意图
(2)双译码方式 双译码方式采用的是两级译码电路。当字选 择线的根数N很大时,N=2中的p必然也大,这时 可将P分成两部分,如:N=22=2+=2×2=XXY, 这样便将对N的译码分别由X译码和Y译码两部分 完成
(2) 双译码方式 双译码方式采用的是两级译码电路。当字选 择线的根数N很大时，N=2p中的p必然也大，这时 可将p分成两部分，如：N=2p=2q+r=2q×2 r=X×Y， 这样便将对N的译码分别由X译码和Y译码两部分 完成
X 基本存储电路 A 0,0 W 0,31 A A 行地址译码器 A 31.0 W 31.31 R/W控制 0 31 数据输入 Y(列)地址译码及IO控制 数据输出 7 图4.5双译码结构示意图
A0 A1 A2 A3 A4 X0 X31 ... W0,0 W31,0 W0,31 W31,31 Y0 Y31 基本存储电路 R/W控制 Y(列)地址译码及I/O控制 数据输入 数据输出 A5 A6 A7 A8 A9 … X (行) 地 址 译 码 器 图4.5 双译码结构示意图
单译码方式主要用于容量 小的存储器,双译码方式可大 大减少输出选择线的数目,适 用于大容量的存储器
单译码方式主要用于容量 小的存储器，双译码方式可大 大减少输出选择线的数目，适 用于大容量的存储器
3.地址寄存器 用于存放CPU访问存储单元的地址,经译码 驱动后指向相应的存储单元。 4.读写电路 包括读出放大器、写入电路和读/写控制电路, 用以完成对被选中单元中各位的读出或写入操作 aawaswawaswawawaswawaswawasswaswawwaswawsawaswawasssaaaa■
3. 地址寄存器 用于存放CPU访问存储单元的地址，经译码 驱动后指向相应的存储单元。 4. 读/写电路 包括读出放大器、写入电路和读/写控制电路， 用以完成对被选中单元中各位的读出或写入操作