由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS电路的使用规则如下：(）VDD接电源正极，Vss接电源负极（通常接地工），不得接反。CC4000系列的电源允许电压在十3～十18V范围内选择，实验中一般要求使用十5～十15V。(2）所有输入端一律不准悬空闲置输入端的处理方法：a）按照逻辑要求，直接接Vpp（与非门）或Vss（或非门）。b）在工作频率不高的电路中，允许输入端并联使用。(3）输出端不允许直接与VDD或Vss连接，否则将导致器件损坏。(4）在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。(5）焊接、测试和储存时的注意事项：(a）电路应存放在导电的容器内，有良好的静电屏蔽。(b）焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接。(c）所有的测试仪器必须良好接地。三、实验设备与器件1、+5V直流电源2、双踪示波器3、连续脉冲源4、逻辑电平开关5、逻辑电平显示器6、直流数字电压表7、直流毫安表8、直流微安表9、CC4011、CC4001、CC4071、CC4081、电位器100K、电阻1K四、实验内容1、CMOS与非门CC401I参数测试（方法与TTL电路相同）(1)测试CC4011一个门的IccL，IccH，liL，liH。(2)测试CC4011一个门的传输特性（一个输入端作信号输入，另一个输入端接逻辑高电平）。(3)将CC4011的三个门串接成振荡器，用示波器观测输入、输出波形，并计9
9 由于 CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来 的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。 CMOS 电路的使用规则如下： (1) VDD 接电源正极，VSS 接电源负极（通常接地⊥），不得接反。CC4000 系 列的电源允许电压在＋3～＋18V 范围内选择，实验中一般要求使用＋5～＋15V。 (2) 所有输入端一律不准悬空 闲置输入端的处理方法： a) 按照逻辑要求，直接接 VDD（与非门）或 VSS（或 非门）。 b) 在工作频率不高的电路中，允许输入端并联使用。 (3) 输出端不允许直接与 VDD或 VSS 连接，否则将导致器件损坏。 (4) 在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电 操作。 (5) 焊接、测试和储存时的注意事项： (a) 电路应存放在导电的容器内，有良好的静电屏蔽。 (b) 焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余 热焊接。 (c) 所有的测试仪器必须良好接地。 三、实验设备与器件 1、+5V 直流电源 2、双踪示波器 3、连续脉冲源 4、逻辑电平开关 5、逻辑电平显示器 6、直流数字电压表 7、直流毫安表 8、直流微安表 9、CC4011、CC4001、CC4071、CC4081、电位器 100K、电阻 1K 四、实验内容 1、CMOS 与非门 CC4011 参数测试（方法与 TTL 电路相同） (1)测试 CC4011 一个门的 ICCL，ICCH，IiL，IiH。 (2)测试 CC4011 一个门的传输特性（一个输入端作信号输入，另一个输入端 接逻辑高电平）。 (3)将 CC4011 的三个门串接成振荡器，用示波器观测输入、输出波形，并计
算出tpa值。2、验证CMOS各门电路的逻辑功能，判断其好坏。验证与非门CC4011、与门CC4081、或门CC4071及或非门CC4001逻辑功能。以CC4011为例：测试时，选好某一个14P插座，插入被测器件，其输入端A、B接逻辑开关的输出插口，其输出端Y接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记入表2-1中。表2-1Vcc+5V输输出入BAYiY2Y3Y4&0001B1011图2-1与非门逻辑功能测试3、观察与非门、与门、或非门对脉冲的控制作用。选用与非门按图2-2(a)、(b)接线，将一个输入端接连续脉冲源（频率为20KHz），用示波器观察两种电路的输出波形，记录之。然后测定“与门”和“或非门”对连续脉冲的控制作用。VccVcc9+5V9+5Vob&SSLSSSLY2+5V(b)(a)图2-2与非门对脉冲的控制五、实验报告1、整理实验结果，用坐标纸画出传输特性曲线。2、根据实验结果，写出各门电路的逻辑表达式，并判断被测电路的功能好坏。10
10 算出 tpd 值。 2、验证 CMOS 各门电路的逻辑功能，判断其好坏。 验证与非门 CC4011、与门 CC4081、或门 CC4071 及或非门 CC4001 逻辑功 能。 以 CC4011 为例：测试时，选好某一个 14P 插座，插入被测器件，其输入端 A、B 接逻辑开关的输出插口，其输出端 Y 接至逻辑电平显示器输入插口，拨 动逻辑电平开关，逐个测试各门的逻辑功能，并记入表 2-1 中。 表 2-1 图 2-1 与非门逻辑功能测试 3、观察与非门、与门、或非门对脉冲的控制作用。 选用与非门按图 2-2(a)、(b)接线，将一个输入端接连续脉冲源（频率为 20KHz），用示波器观察两种电路的输出波形，记录之。 然后测定“与门”和“或非门”对连续脉冲的控制作用。 (a) (b) 图 2-2 与非门对脉冲的控制 五、实验报告 1、整理实验结果，用坐标纸画出传输特性曲线。 2、根据实验结果，写出各门电路的逻辑表达式，并判断被测电路的功能好坏。 输 入 输 出 A B Y1 Y2 Y3 Y4 0 0 0 1 1 0 1 1
实验三组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图3-1所示。设计要求真值表逻辑表达式卡诺图简化逻辑表达式+逻辑图图3-1组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。2、组合逻辑电路设计举例用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。设计步骤：根据题意列出真值表如表3-1所示，再填入卡诺图表3-2中。表 3-1D 10000010001AA000000110.B001100010001C01000-0100/8111
11 实验三 组合逻辑电路的设计与测试 一、实验目的 掌握组合逻辑电路的设计与测试方法 二、 实验原理 1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计 组合电路的一般步骤如图 3-1 所示。 图 3-1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数 或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表 达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最 后，用实验来验证设计的正确性。 2、 组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时， 输出端才为“1”。 设计步骤：根据题意列出真值表如表 3-1 所示，再填入卡诺图表 3-2 中。 表 3-1 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1
表3-200110110DABC0001111111101由卡诺图得出逻辑表达式，并演化成“与非”的形式Z=ABC+BCD+ACD+ABDABC.BCD.ACD.ABC根据逻辑表达式画出用“与非门"构成的逻辑电路如图3-2所示。A&ACBC&DACDA&BD图3-2表决电路逻辑图用实验验证逻辑功能，在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。按图3-2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表3-1进行比较，验证所设计的逻辑电路是否符合要求。三、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表3、CC4011×2（74LS00）CC4012×3（74LS20）CC4030（74LS86)12
12 表 3-2 DA BC 00 01 11 10 00 01 1 11 1 1 1 10 1 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z＝ABC＋BCD＋ACD＋ABD ＝ABC ⋅ BCD ⋅ ACD ⋅ ABC 根据逻辑表达式画出用“与非门”构成的逻辑电路如图 3-2 所示。 图 3-2 表决电路逻辑图 用实验验证逻辑功能，在实验装置适当位置选定三个 14P 插座，按照集成块 定位标记插好集成块 CC4012。 按图 3-2 接线，输入端 A、B、C、D 接至逻辑开关输出插口，输出端 Z 接 逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应 的输出值，验证逻辑功能，与表 3-1 进行比较，验证所设计的逻辑电路是否符合 要求。 三、实验设备与器件 1、 ＋5V 直流电源 2、 逻辑电平开关 3、 逻辑电平显示器 4、 直流数字电压表 3、 CC4011×2（74LS00） CC4012×3（74LS20） CC4030（74LS86）
CC4081（74LS08）74LS54×2(CC4085)CC4001(4LS02)四、实验内容1、设计用与非门及用异或门、与门组成的半加器电路。要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。2、设计一个一位全加器，要求用异或门、与门、或门组成，3、设计一位全加器，要求用与或非门实现。4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。五、实验报告1、列写实验任务的设计过程，画出设计的电路图。2、对所设计的电路进行实验测试，记录测试结果。3、组合电路设计体会。13
13 CC4081（74LS08） 74LS54×2(CC4085) CC4001 (74LS02) 四、实验内容 1、设计用与非门及用异或门、与门组成的半加器电路。要求按本文所述的设计 步骤进行，直到测试电路逻辑功能符合设计要求为止。 2、设计一个一位全加器，要求用异或门、与门、或门组成。 3、设计一位全加器，要求用与或非门实现。 4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否 大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用 与门、与非门及或非门实现。 五、实验报告 1、列写实验任务的设计过程，画出设计的电路图。 2、对所设计的电路进行实验测试，记录测试结果。 3、组合电路设计体会