四、存储单元的寻址 存储器是存储单元的集合,为了区分存储 器的不同存储单元,给存储单元编号即存储器 的地址。采用地址译码来实现对存储单元的寻 址。常用的地址译码 1.单译码方式 它是一个“N中取1的译码器,用于小 容量的存信器
四、存储单元的寻址 存储器是存储单元的集合，为了区分存储 器的不同存储单元，给存储单元编号即存储器 的地址。采用地址译码来实现对存储单元的寻 址。常用的地址译码： 1. 单译码方式 它是一个“N中取1”的译码器，用于小 容量的存储器
p个输入 2 A 「N取1译码器 基本存储电路 W W M 输出缓冲放大器 选中的字线 输出M位 位位线 M-1 N根字线 N=2P个地址 单译码结构示意图
Ap-1 Ap-2 A1 A0 N 取 1 译 码 器 基本存储电路 p个输入 M 位 位 线 D0 D1 DM－1 N根字线 N=2p个地址 W1 W0 … … … … 选中的字线 输出M位 Wn-1 输 出 缓 冲 放 大 器 单译码结构示意图
2.双译码方式 它采用两级译码,类似于矩阵 结构,用于大容量的存储器 N=22=2+=2×2=X×Y 如:N=20=25×25=32×32=1024
2. 双译码方式 它采用两级译码，类似于矩阵 结构，用于大容量的存储器 N 2 2 2 32 32 1024 1 0 5 5 如： = = = =
X 基本存储电路 A 0,0 W 0,31 A A 行地址译码器 A 31.0 W 31.31 R/W控制 0 31 数据输入 Y(列)地址译码及IO控制 数据输出 7 双译码结构示意图
A0 A1 A2 A3 A4 X0 X31 ... W0,0 W31,0 W0,31 W31,31 Y0 Y31 基本存储电路 R/W控制 Y(列)地址译码及I/O控制 数据输入 数据输出 A5 A6 A7 A8 A9 … X (行) 地 址 译 码 器 双译码结构示意图
4.2半导体存储器 、随机存取存储器RAM 1.静态随机存储器SRAM SRAM的基本存储电路(即存储单元) 般是由6个MOS管组成的双稳态电路,如下 图所示
4.2 半导体存储器 一、随机存取存储器RAM 1. 静态随机存储器SRAM SRAM的基本存储电路(即存储单元)一 般是由6个MOS管组成的双稳态电路，如下 图所示