第舜章可编程逻辑器件 你击 硬连线 断开连接 PLD连接法
第9章 可编程逻辑器件 硬 连 线 断 开 连 接 PLD连接法
第舜章可编程逻辑器件 你击 A B ABL 000010 011 0 000 000 10 与门的省缺情况
第9章 可编程逻辑器件 与门的省缺情况 A B 0 0 0 1 1 0 1 1 L1 L2 L3 L4 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 L1 L2 L3 L4 A B
第舜章可编程逻辑器件 你击 2.PROM电路的PLD表示法 21b “或阵列(可编程 的) ○电路的 表示法 “与阵列(固定 的)
第 9 章 可编程逻辑器件 2. PROM电路的PLD表示法 I0 I1 I2 “ 或 ”阵 列 (可编程 的 ) O2 O 1 O 0 “ 与 ”阵 列 (固 定 的 ) PROM 电路的PLD 表示法
第舜章可编程逻辑器件 你击 3.FPLA电路的PLD表示 或阵列(可编程 N 的) “与裤阵列(可编程 的) FPLA电路的PLD表示法
第9章 可编程逻辑器件 3. FPLA电路的PLD表示 I 0 I 1 I 2 “ 或 ”阵 列 (可 编 程 的 ) O0 O1 O2 “ 与 ”阵 列 (可 编 程 的 ) FPLA电路的PLD表示法
第舜章可编程逻辑器件 你击 例试用FPLA实现例1要求的四位二进制码转换为 格雷码的转换电路。 解用卡诺图对表进行化简,如图所示,则得 G=B G= B3 B,+b, B2 G,= B2btb Bi G= bib.+B Bo
第9章 可编程逻辑器件 例 试用FPLA实现例1要求的四位二进制码转换为 格雷码的转换电路。 解 用卡诺图对表 进行化简，如图 所示，则得 0 __ 0 1 1 __ 0 1 __ 1 2 2 __ 1 2 __ 2 3 3 __ 2 3 3 G B B B B G B B B B G B B B B G B = + = + = + =