3.指令译码单元 指令译码单元接收FIFO队列的输出 指令译码单元将接收到的机器代码指令译 码为微代码指令,并供执行单元使用
3．指令译码单元 指令译码单元接收FIFO队列的输出 指令译码单元将接收到的机器代码指令译 码为微代码指令，并供执行单元使用
4.执行单元 执行单元取出译码后的指令并执行该操作, 包括: ■算术逻辑单元ALU ■寄存器组 专用乘法器 移位器 ■控存(ROM)
4．执行单元 执行单元取出译码后的指令并执行该操作， 包括： ◼ 算术逻辑单元ALU ◼ 寄存器组 ◼ 专用乘法器 ◼ 移位器 ◼ 控存（ROM）
5.分段和分页单元 分段和分页单元负责地址产生、地址转换 和对总线接口单元的段检查。 CPU存储器管理的分段单元用硬件进行高速 地址计算,完成逻辑地址到线性地址的转换 和保护性检査; ■分页单元实现保护模式下的分页机制,它可 以将线性地址转换成物理地址,并由总线单 元输出
5．分段和分页单元 分段和分页单元负责地址产生、地址转换 和对总线接口单元的段检查。 ◼ CPU存储器管理的分段单元用硬件进行高速 地址计算，完成逻辑地址到线性地址的转换 和保护性检查； ◼ 分页单元实现保护模式下的分页机制，它可 以将线性地址转换成物理地址，并由总线单 元输出
6.浮点运算单元 浮点运算单元集成在80486及以上的CPU中 对于80386,需要另外一个数学运算协处理 器80387来执行浮点运算
6．浮点运算单元 浮点运算单元集成在80486及以上的CPU中; 对于80386，需要另外一个数学运算协处理 器80387来执行浮点运算
7.高速缓存单元 高速缓存单元将最近被访问的内存单元的 内容保存在CPU内部的 Cache中。 下次访问这些内存单元时,CPU直接访问 Cache就可以存取这些单元的内容。 由于 Cache的访问速度比内存快,高速缓存 单元能够显著提高程序的运行速度
7．高速缓存单元 高速缓存单元将最近被访问的内存单元的 内容保存在CPU内部的Cache中。 下次访问这些内存单元时，CPU直接访问 Cache就可以存取这些单元的内容。 由于Cache的访问速度比内存快，高速缓存 单元能够显著提高程序的运行速度