表3410进制→8421BCD编码器真值表 输入 输出 0(I 1(I1) 2(I2 0000 0000 0011 3(I3) 4(I4) 0 0 5(I 0 6(I 7(I7) 0—0-0 111100 0101010101 8(I8 9(I 0
输入 输出 I Y3 Y2 Y1 Y0 0(I0 ) 0 0 0 0 1(I1) 0 0 0 1 2(I2) 0 0 1 0 3(I3) 0 0 1 1 4(I4) 0 1 0 0 5(I5) 0 1 0 1 6(I6) 0 1 1 0 7(I7 ) 0 1 1 1 8(I8) 1 0 0 0 9(I9) 1 0 0 1 表3.4 10进制→8421 BCD编码器真值表
由于I L是一组相互排斥的变量,故可由真值表直接写出输 出函数的逻辑表达式,即为: Y3=g+l。=l8l9 由或门组 2=1++16+1=1417 由与门组 成编码器 成编码器 1=12+13+l6+ln=12/31617 6=1+l3+5+l1+l 10进制→8421BCD编码器逻辑图如图3.4所示。其中是隐含的 & I-Tl,1. I:1. I1 (n)由或门组虎 b)由与非门组成 (a)由或门组成 (b)由与非门组成 图3.410进制→8421BC编码器电路图
由于I 0、I 1、…、I 9是一组相互排斥的变量，故可由真值表直接写出输 出函数的逻辑表达式，即为： 由或门组 成编码器 由与门组 成编码器 （a）由或门组成 （b）由与非门组成 图3.4 10进制→8421 BCD编码器电路图 10进制→8421 BCD编码器逻辑图如图3.4所示。其中I0是隐含的。 8 9 3 8 9 Y = I + I = I I 4 5 6 7 2 4 5 6 7 Y = I + I + I + I = I I I I 2 3 6 7 1 2 3 6 7 Y = I + I + I + I = I I I I 1 3 5 7 9 0 1 3 5 7 9 Y = I + I + I + I + I = I I I I I