8.1.2松耦合多处理机 松耦合( Loosely coupled)多处理机是由一些功能较强、相对独立的 计算机模块组成;每个模块至少包括一个功能较强的CPU、局部存储器和 I/O设备;相互之间以消息的方式进行通信。如图8.5所示,每个计算机模块 有一个容量较大的局部存储器,因此大部分程序和数据处理是在本地进行。 当不同模块上运行的进程需要通信时,经网络通信接口N( Network interface)和消息传送系统MTS( Message transfer system), 以消息的方式进行 结点机 结点机 其中有的模块本身就 是一台功能很强的结 PMIO 点计算机 松耦合多处理机模块7(~7 模块n 的连接方式基本上分 NI:网络通信接口 为两种类型,即非层 消息传送系统MTS 次结构和层次结构。 图8.5松耦合多处理机示意图
8.1.2 松耦合多处理机 松耦合（Loosely coupled）多处理机是由一些功能较强、相对独立的 计算机模块组成；每个模块至少包括一个功能较强的CPU、局部存储器和 I/O设备；相互之间以消息的方式进行通信。如图8.5所示，每个计算机模块 有一个容量较大的局部存储器，因此大 部分程序和数据处理是在本地进行。 当不同模块上运行的进程需要通信时，经网络通信接口NI（Network interface）和消息传送系统MTS（Message transfer system）， 图8.5 松耦合多处理机示意图 以消息的方式进行。 其中有的模块本身就 是一台功能很强的结 点计算机。 松耦合多处理机 的连接方式基本上分 为两种类型，即非层 次结构和层次结构
(1)非层次结构的松耦合多处理机 图85所示就是一种非层次结构的松耦合多处理机。各个结点机均通过 网络接口N与共用消息传送系统MTS连接,从形式上来看,仅有一层。其 中网络接口NI主要由数据通道和仲裁开关组成,一方面控制数据传送,另 方面负责多个计算机模块同时请求访问消息传送系统时的仲裁工作。 (2)层次结构的松耦合多处理机 图8.6所示,是由50个LSI-11小型机构成的C*m多处理机,采用多 层总线结构实现多层次连接。其中cmn是基本计算机模块,内部采用LSI 11总线,通过开关S经总线MAP与其它cm连接。每条MAP总线最多可连接 14个计算机模块mη,构成—个计算机模块群。KMAP与外部总线连接器, 采用双总线,以提高系统的可靠性
（1）非层次结构的松耦合多处理机 图8.5所示就是一种非层次结构的松耦合多处理机。各个结点机均通过 网络接口NI与共用消息传送系统MTS连接，从形式上来看，仅有一层。其 中网络接口NI主要由数据通道和仲裁开关组成，一方面控制数据传送，另 一方面负责多个计算机模块同时请求访问消息传送系统时的仲裁工作。 （2）层次结构的松耦合多处理机 图8.6所示，是由50个LSI—11小型机构成的C*m多处理机，采用多 层总线结构实现多层次连接。其中Cm是基本计算机模块，内部采用LSI— 11总线，通过开关S经总线MAP与其它Cm连接。每条MAP总线最多可连接 14个计算机模块Cm，构成一个计算机模块群。KMAP与外部总线连接器， 采用双总线，以提高系统的可靠性
组间双总线 地址映 KMA KMAP像开关 MAP总线 c叫[c LSIl总线 vO C 结点计算机 图86C*层次结构多处理机
图8.6 C* m层次结构多处理机
图8.6所示的C是一个三层总线的多处理机,其中模块内部访 存时间为3.5μs,模块群间为9.3μs,群组间为26μS。其最大优点是可 扩展性好,但级数太多时的性能价格比下降。 在松耦合多处理机中,各计算机模块-般配有 Cache,存在 Cache致性问题。 在多处理机中,各处理机之间的互连方式比SIMD计算机高一些 主要有总线方式、纵横交叉开关互连方式、多端口存储器互连方 式、多级互连网络方式以及虫孔( Wormhole)寻径方式等
图8.6所示的C* m是一个三层总线的多处理机，其中模块内部访 存时间为3.5μs，模块群间为9.3μs，群组间为26μs。其最大优点是可 扩展性好，但级数太多时的性能价格比下降。 在松耦合多处理机中，各计算机模块一般配有Cache，存在 Cache一致性问题。 在多处理机中，各处理机之间的互连方式比SIMD计算机高一些 ，主要有总线方式、纵横交叉开关互连方式、多端口存储器互连方 式、多级互连网络方式以及虫孔（Wormhole）寻径方式等
8.1.3多处理机中的 Cache一致性 多处理机中各处理机都可能有一个局部 Cache,这既要考虑各 Cache 与共享主存的一致性,还要考虑各 Cache之间的一致性。下面首先说明产生 Cache不-致的途径,然后介绍保持 Cache致性的几种措施。 1.引起 Cache不一致的几种途径 多个处理机用P表示,各自 Cache用表示,引起 Cache不—致的主要途径: (1) Cache改写不同步引起不一致性 当某一P执行 Cache写操作,且用全写法改变了共享主存中的相应区域 这时若其它 Cache不能随之一起改变,将引起不一致性。 (2)进程迁移引起 Cache不—致性 当某P在执行某进程时对 Cache进行了写操作,且采用替换时写回; 若因某种原因使该进程转移到处理机R+1上执行时,再读 Cache,则读出的 是没有改写的内容,即不一致性
8.1.3 多处理机中的Cache一致性 多处理机中各处理机都可能有一个局部Cache，这既要考虑各Cache 与共享主存的一致性，还要考虑各Cache之间的一致性。下面首先说明产生 Cache不一致的途径，然后介绍保持Cache一致性的几种措施。 1. 引起Cache不一致的几种途径 多个处理机用Pi表示，各自Cache用Ci表示，引起Cache不一致的主要途径： （1）Cache改写不同步引起不一致性 当某一Pi执行Cache写操作，且用全写法改变了共享主存中的相应区域， 这时若其它Cache不能随之一起改变，将引起不一致性。 （2）进程迁移引起Cache不一致性 当某Pi在执行某进程时对Cache进行了写操作，且采用替换时写回； 若因某种原因使该进程转移到处理机Pi+1上执行时，再读Cache，则读出的 是没有改写的内容，即不一致性