VcC B2 A2 sy B3 A3 S3 C3 DD 10c0-1 超集 前成 1615141312ll109 1615141312l1109 选二 位进 74LS283 4008 加制 2345678 2345678 法4 器位 Si B1 A so Bo Ao Co-1 GND A3 B2 A2 B1 A1 Bo Ao Vss TTL加法器74S283引脚图CMOS加法器4008引脚图 加法器的级连 1541413~12 Soso s S1 15 C 0-4位加法器4位加法器4位加法器4位加法器 15~412B15-B12A1~48B1B8A~4B7B4A3AoB3~B
16 15 14 13 12 11 10 9 74LS283 1 2 3 4 5 6 7 8 VCC B2 A2 S2 B3 A3 S3 C3 TTL 加法器 74LS283 引脚图 16 15 14 13 12 11 10 9 4008 1 2 3 4 5 6 7 8 VD D B3C3 S3 S2 S1 S0 C0-1 CMOS 加法器 4008 引脚图 S1 B1 A1 S0 B 0 A 0 C0-1 GND A3 B 2 A 2 B1 A1 B 0 A 0 VSS A1 5 ~A12 B1 5 ~B12 A11 ~A8 B1 1 ~B8 A 7 ~A 4 B 7 ~B 4 A3~A0 B3~B 0 S1 5 S14 S13 S1 2 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 4 位加法器 4 位加法器 4 位加法器 4 位加法器 C1 5 C11 C7 C3 C0-1 加法器的级连 集成二进制4位 超前进位加法器
222加法器的应用 1、8421BCD码转换为余3码2、二进制并行加法/减法器 余3码 AA A BB A3 A2 al Ao B3 b2 B1 BCD码 0011 被加数/被减数 加数/减数加减控制 BCD码+0011=余3码 C01=0时,B0=B,电路 执行A+B运算;当C01=1 时,B⊕1=B,电路执行A B=A+B运算
2.2.2 加法器的应用 1、8421 BCD码转换为余3码 BCD 码 0 0 1 1 余 3 码 S3 S2 S1 S0 C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 =1 =1 =1 =1 被加数/被减数 加数/减数 加减控制 BCD码+0011=余3码 2、二进制并行加法/减法器 C0-1＝0时，B0=B，电路 执行A+B运算；当C0-1＝1 时，B1=B，电路执行A －B=A+B运算
3、二十进制加法器 修正杀件C=C3+S3S2+S3S1 8421BCD输出 4位二进制加法器C 0-1 AA A BBbB & & & 4位二进制加法器C 进位 0-1 A3A2A1A0B3B2B,B进位输入 输出 。。5 被加数 加数
3、二-十进制加法器 C & 进位 输出 被加数 加数 “0” 1 & & 8421 BCD 输出 S3 ' S2 ' S1 ' S0 ' C3 4 位二进制加法器 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 C3 4 位二进制加法器 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 进位输入 修正条件 C = C3 + S3 S2 + S3 S1
本节小结 能对两个1位二进制数冼行相加而求得和及进位的 逻辑电路称为半加器。 能对两个1二冼制数冼行相加并考虑低伩來的选 位,即相当于3个1位二进制数的相加,求得和及进 位的逻辑电路称为全加器。 奧现多位二进制数相加的电路称为加法器。按照 选仳方式的不同。加法器分为串行进位加法器和超 前选位加法器两种。串行进位加法器电路简单、但 遠度较慢,超前进位加法器速度較快、但电路复杂。 加法器除用來奧现两个二进制教相加外,还可用 來设计代码转换电路、二选制法器和十进制加法 器尊
本节小结 能对两个1位二进制数进行相加而求得和及进位的 逻辑电路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进 位，即相当于3个1位二进制数的相加，求得和及进 位的逻辑电路称为全加器。 实现多位二进制数相加的电路称为加法器。按照 进位方式的不同，加法器分为串行进位加法器和超 前进位加法器两种。串行进位加法器电路简单、但 速度较慢，超前进位加法器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用 来设计代码转换电路、二进制减法器和十进制加法 器等
2.3数值比较器 23.11位数值比较器 2324位数值比较器 233数值比较器的位数扩展 退出
２.3 数值比较器 2.3.1 1位数值比较器 2.3.2 4位数值比较器 2.3.3 数值比较器的位数扩展 退出