5)设所有页面数都放在主存,计算从查表开始 到最后实现访问所需时间为: 访存次数*n=(表层次数+1)*m=(NP+1)*m 访最后的数据信息 并行主存系统 1定义:凡在一个存取周期之内,能向CPU提供多个 字的存贮系统都可称为并行主存系统 2实现方法 1)单体多字结构 利用增加一个单元中的字数来实现,只需增加存贮 器中的数据线而地址线可不增加,且控制难度并未增加, 但对同时取出的多个字的利用不一定充分
5）设所有页面数都放在主存，计算从查表开始 到最后实现访问所需时间为： 访存次数*tm =（表层次数+1）*tm =（N/P+1）*tm 访最后的数据信息 三、并行主存系统 1 定义：凡在一个存取周期之内，能向CPU提供多个 字的存贮系统都可称为并行主存系统。 2 实现方法 1）单体多字结构 利用增加一个单元中的字数来实现，只需增加存贮 器中的数据线而地址线可不增加，且控制难度并未增加， 但对同时取出的多个字的利用不一定充分
读出寄存器 单字长寄存器 W位 W位 W位位W位W位 地址寄存器 地址寄存器
W位 W位 W位 W位 W位 地址寄存器 单字长寄存器 W位 地址寄存器 读出寄存器 L L / 4
2)多体单字结构 利用增加独立的存贮体数来实现,每个体内的数据线 未增加,但增加了控制复杂度和地址线数 如:4K字(每字32位) 单体多字可用1K单元,每单元4字,则地址线10 条(210=1K),数据线32条*4=128条。 多体单字—每个体内数据线32条,4个体共128条, 但地址线要12条(212=4K)
多体单字结构 利用增加独立的存贮体数来实现，每个体内的数据线 未增加，但增加了控制复杂度和地址线数。 如： 4K字（每字32位） 单体多字—— 可用1K单元，每单元4字，则地址线10 条（2 10=1K），数据线32条*4=128条。 多体单字——每个体内数据线32条，4个体共128条， 但地址线要12条（2 12=4K）
CPU IOP 总线控制 MO M2 地址寄存器0地址寄存器l地址寄存器2地址寄存器3 存控(主存控制部件)
地址寄存器0 地址寄存器1 地址寄存器2 地址寄存器3 存 控（主存控制部件） M0 M1 M2 M3 总 线 控 制 CPU IOP ... ... ...
3)多体多字结构 将上述1)、2)两结构组合而成,控制难度大, 但每个tm向CPU提供的字最多,不过也存在对同 时取出的字利用不一定充分的问题。 3多体单字的编址方式(设有4个体,每个体1K单元) 1)体内连续编址(基本不用) 体号 首址 末址 0 1023 0123 1024 2047 2048 3071 3072 10g 095
3）多体多字结构 将上述1）、2）两结构组合而成，控制难度大， 但每个tm向CPU提供的字最多，不过也存在对同 时取出的字利用不一定充分的问题。 3 多体单字的编址方式（设有4个体，每个体1K单元） 1）体内连续编址（基本不用） 体号 首址 末址 0 0 1023 1 1024 2047 2 2048 3071 3 3072 4095