顺序控制 ●在机器语言程序中,下一条要执行的指令通常 由程序地址寄存器(AR)的内容确定,为了将控 制转移到程序某处,必须提供修改AR内容的 基本操作。而最终控制程序执行顺序的是解释 器。解释器是计算机操作的核心。如图所示
顺序控制 ⚫ 在机器语言程序中，下一条要执行的指令通常 由程序地址寄存器(AR)的内容确定，为了将控 制转移到程序某处，必须提供修改AR内容的 基本操作。而最终控制程序执行顺序的是解释 器。解释器是计算机操作的核心。如图所示
取下一条指令 解码指令 (确定操作符和操作数) 取指定的操作数 分支到指定的操作 执行 执行 执行 执行 基本 基本 基本 停机 操作1操作1 操作 操作 终止 程序的解释和执行
取下一条指令 解码指令 （确定操作符和操作数） 取指定的操作数 分支到指定的操作 执行 基本 操作1 执行 基本 操作1 执行 基本 操作1 执行 停机 操作 终止 程序的解释和执行
数据存取 般,一条机器指令的格式是:操作码+操作 数域,如 ADD AX,[8012H 般操作数存储在寄存器R或主存储MM中 计算机必须提供一个指定和获取操作数的机制。 同样,处理(计算)的结果也必须存储在某个 地址单元中
数据存取 ⚫ 一般，一条机器指令的格式是：操作码+操作 数域，如ADD AX, [8012H]. ⚫ 一般操作数存储在寄存器R或主存储MM中。 计算机必须提供一个指定和获取操作数的机制。 同样，处理（计算）的结果也必须存储在某个 地址单元中
存储管理 主存MM、辅助存储器SM与CPU的速率相差 很大。如CPU每次操作的时间一般是纳秒(ns)级, MM的存取速率是微秒(us级而SM的存取速率 是毫秒(ms)级,为了对速率进行平衡,需要采 用不同的存取管理机制。 ●为了平衡CPU与SM之间的速率矛盾,OS通常 使用多道程序设计技术。 ●为了平衡CPU与MM之间的速率矛盾,通常使 用高速缓存 cache
存储管理 ⚫ 主存MM、辅助存储器SM与CPU的速率相差 很大。如CPU每次操作的时间一般是纳秒(ns)级， MM的存取速率是微秒(us)级,而SM的存取速率 是毫秒(ms)级,为了对速率进行平衡，需要采 用不同的存取管理机制。 ⚫ 为了平衡CPU与SM之间的速率矛盾，OS通常 使用多道程序设计技术。 ⚫ 为了平衡CPU与MM之间的速率矛盾，通常使 用高速缓存cache
操作环境 ●计算机的操作环境包括外围存储器和ⅣO设备。 这些外部设备构成了计算机的外部世界,任何 同计算机的通信必须通过操作环境进行。不同 的外部操作设备具有不同的通信速率,如高速 存储器(扩充存储器),中速存储器(CD ROM),低速存储器(磁带),ⅣO设备(键 盘、显示器、打印机、数据通信线路等),因 此,程序设计语言必须提供不同的通信机制。 返回本节
操作环境 ⚫ 计算机的操作环境包括外围存储器和I/O设备。 这些外部设备构成了计算机的外部世界，任何 同计算机的通信必须通过操作环境进行。不同 的外部操作设备具有不同的通信速率，如高速 存储器（扩充存储器），中速存储器（CDROM），低速存储器（磁带），I/O设备（键 盘、显示器、打印机、数据通信线路等），因 此，程序设计语言必须提供不同的通信机制。 返回本节