低两位锁存接收中断源R和发送中断源TI。 TI(SCON.1):串行口发送中断源。 发送完一帧,由硬件置位。响应中断后,必须用软件清0 RI(SCON.0):串行口接收中断源。 接收完一帧,由硬件置位。响应中断后,必须用软件清0
低两位锁存接收中断源RI和发送中断源TI。 TI（SCON．1）：串行口发送中断源。 发送完一帧，由硬件置位。响应中断后，必须用软件清 0。 RI（SCON．0）：串行口接收中断源。 接收完一帧，由硬件置位。响应中断后，必须用软件清0
5.3.2中断允许控制 中断允许和禁止由中断允许寄存器IE控制。 中断允许寄存器IE的格式如下 位地址 AFH AEH ADH ACH ABH AAH A9HA8H 符号EA ES ET1 EX1 ETO EXO IE寄存器中各位设置:为0时,禁止中断;为1时,允许中 断 系统复位后IE寄存器中各位均为0,此时禁止所有中断
中断允许和禁止由中断允许寄存器IE控制。 中断允许寄存器IE的格式如下： 5.3.2 中断允许控制 IE寄存器中各位设置：为0时，禁止中断；为 1时，允许中 断。 系统复位后IE寄存器中各位均为0，此时禁止所有中断
与中断有关的控制位共6位,即: (1)EX0(IE.0)—外部中断0中断允许位。 (2)ET0(IE.1)—T0中断允许位。 (3)EX1(IE.2)—外部中断1中断允许位。 (4)ET1(IE.3) T1中断允许位。 (5)ES(IE.4)—串行口中断允许位 (6)EA(IE.7)—CPU中断允许位。当EA=1,允许 所有中断开放,总允许后,各中断的允许或禁止由各中断源的 中断允许控制位进行设置;当EA=0时,屏蔽所有中断
与中断有关的控制位共6位，即： ⑴ EX0（IE．0）——外部中断0中断允许位。 ⑵ET0（IE．1）——T0中断允许位。 ⑶ EX1（IE．2）——外部中断1中断允许位。 ⑷ET1（IE．3） —— T1中断允许位。 ⑸ ES（IE．4）——串行口中断允许位。 ⑹EA（IE．7）——CPU中断允许位。当EA＝1，允许 所有中断开放，总允许后，各中断的允许或禁止由各中断源的 中断允许控制位进行设置；当EA＝0时，屏蔽所有中断
80C51通过中断允许控制寄存器对中断的允许(开放)。 实行两级控制,即以EA位作为总控制位,以各中断源的 中断允许位作为分控制位。只有当总控制位EA有效时,即开放 中断系统,这时各分控制位才能对相应中断源分别进行开放或 禁止
80C51通过中断允许控制寄存器对中断的允许(开放) 。 实行两级控制，即以EA位作为总控制位，以各中断源的 中断允许位作为分控制位。只有当总控制位EA有效时，即开放 中断系统，这时各分控制位才能对相应中断源分别进行开放或 禁止
5.3.3中断优先级 在80C51中有高、低两个中断优先级,通过中断优先级 寄存器I来设定。 中断优先级寄存器P的格式如下: 位地址 BFH BEH BDH BCH BBH|BAHB9HB8H 符号 PS PT1 PXI PTO PXO IP寄存器中各位设置:为0时,为低中断优先级;为1时,设为高 中断优先级 系统复位后IP寄存器中各位均为0,即此时全部设定为低中断优 先级
在80C51中有高、低两个中断优先级，通过中断优先级 寄存器IP来设定。 中断优先级寄存器IP的格式如下： IP寄存器中各位设置：为0时，为低中断优先级；为1时，设为高 中断优先级。 系统复位后IP寄存器中各位均为0，即此时全部设定为低中断优 先级。 5.3.3 中断优先级