小标志着器件静态功耗的大小。。,和L测试电路如图2(a)(b)所示 (2)低电平输入电流L和高电平输入电流 低电平输入电流l是指被测输入端接地,其余输入端悬空,输出端空载时, 由被测输入端流出的电流值:I是指被测输入端接高电平,其余输入端接地, 输出端空载时,流入被测输入端的电流值。L1和I的测试电路如图2(c)(d) 所示 +5V Ic 8 8 图2TL与非门静态参数测试电路图 (3)扇出系数N。 扇出系数N是指门电路能驱动同类门的个数,它是衡量门电路负载能力的 个参数,TTL与非门有两种不同性质的负载,即灌电流负载和拉电流负载,因 此有两种扇出系数,即低电平扇出系数No和高电平扇出系数Non。通常 N。>N,故常以N。作为门的扇出系数。的测试电路如图3所示 +5v 200 R L mAIl (v)Ive 图3扇出系数测试电路 图4传输特性测试电路 (4)电压传输特性 门的输出电压V随输入电压V而变化的曲线称为门的电压传输特性,通常它 可读得门电路的一些重要参数。测试电路如图4所示,采用逐点测试法,即调节 R,逐点测得V及V,然后绘成曲线
2 小标志着器件静态功耗的大小。 CCL I 和 CCH I 测试电路如图 2（a）（b）所示。 （2）低电平输入电流 iL I 和高电平输入电流 iH I 低电平输入电流 iL I 是指被测输入端接地，其余输入端悬空，输出端空载时， 由被测输入端流出的电流值； iH I 是指被测输入端接高电平，其余输入端接地， 输出端空载时，流入被测输入端的电流值。 iL I 和 iH I 的测试电路如图 2（c）（d） 所示。 图 2 TTL 与非门静态参数测试电路图 (3)扇出系数 No 扇出系数 No 是指门电路能驱动同类门的个数，它是衡量门电路负载能力的 一个参数，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因 此有两种扇出系数，即低电平扇出系数 NOL 和高电平扇出系数 NOH 。通常 NOH > NOL ,故常以 NOL 作为门的扇出系数。的测试电路如图 3 所示。 图 3 扇出系数测试电路 图 4 传输特性测试电路 (4)电压传输特性 门的输出电压Vo 随输入电压Vi 而变化的曲线称为门的电压传输特性，通常它 可读得门电路的一些重要参数。测试电路如图 4 所示，采用逐点测试法，即调节 Rw ，逐点测得Vo 及Vi ，然后绘成曲线
3.TTL集成电路使用规则 (1)插集成块时,要认清定位标记,不得插反。 (2)使用电源电压范围为+4.5V~+5.5V。实验中要求使用c=+5V。电源极性 绝对不允许接错 (3)闲置输入端处理方法 *悬空,相当于正逻辑“1”,对于一般小规模集成电路的数据输入端,实验 时允许悬空处理。但易受外界干扰,导致电路的逻辑功能不正常。因此,对于接 有长线的输入端,中规模以上的集成电路和使用集成电路教多的复杂电路,所有 控制输入端必须按逻辑要求接入电路,不允许悬空 *直接接电源电压Va(也可以串入一只1∽10K9的固定电阻)或接至某一固 定电压(+2.4V≤V≤4.5V)的电源上,或与输入端为接地的多余与非门的输出端 相接 *若前级驱动能力允许,可以与使用的输入端并联 (4)输入端通过电阻接地,电阻值的大小将直接影响电路所处的状态。当 R≤0.5KΩ时,输入端相当于逻辑“0”;当R≥2Kg时,输入端相当于逻辑“1”。 对于不同系列的器件,要求的阻值不同 (5)输出端不允许并联使用(三态门和0C门除外)。否则不仅会使电路逻辑功 能混乱,并会导致器件损坏。 6)输出端不允许直接接电源I、不允许直接接地,否则会损坏器件 三、实验仪器及设备 1.数字逻辑实验箱1台 2.元器件:直流毫安表、直流微安表、直流电压表、74LS20×2、1K、10K电位 器、2009电阻 四、实验内容 1.验证TIL集成与非门的逻辑功能。 按图5接线,门的四个输入端接逻辑电平开关输出插口,以提供“0”、“1” 电平信号。门的输出端接有LED发光二极管组成的逻辑电平显示器的显示插口, LED亮为逻辑“1”,灭为逻辑“0”。按表1的真值表逐个测试集成块中两个与 非门的逻辑功能
3 3．TTL 集成电路使用规则 （1）插集成块时，要认清定位标记，不得插反。 （2）使用电源电压范围为+4.5V～+5.5V。实验中要求使用VCC =+5V。电源极性 绝对不允许接错。 （3）闲置输入端处理方法 *悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验 时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接 有长线的输入端，中规模以上的集成电路和使用集成电路教多的复杂电路，所有 控制输入端必须按逻辑要求接入电路，不允许悬空。 *直接接电源电压 VCC（也可以串入一只 1∽10KΩ 的固定电阻）或接至某一固 定电压（+2.4V≤V≤4.5V）的电源上，或与输入端为接地的多余与非门的输出端 相接。 *若前级驱动能力允许，可以与使用的输入端并联。 （4）输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当 R≤0.5KΩ 时，输入端相当于逻辑“0”；当 R≥2KΩ 时，输入端相当于逻辑“1”。 对于不同系列的器件，要求的阻值不同。 （5）输出端不允许并联使用（三态门和 OC 门除外）。否则不仅会使电路逻辑功 能混乱，并会导致器件损坏。 （6）输出端不允许直接接电源VCC 、不允许直接接地，否则会损坏器件。 三、实验仪器及设备 1．数字逻辑实验箱 1 台 2．元器件：直流毫安表、直流微安表、直流电压表、74LS20×2、1K、10K 电位 器、200Ω 电阻 四、实验内容 1．验证 TTL 集成与非门的逻辑功能。 按图 5 接线，门的四个输入端接逻辑电平开关输出插口，以提供“0”、“1” 电平信号。门的输出端接有 LED 发光二极管组成的逻辑电平显示器的显示插口， LED 亮为逻辑“1”，灭为逻辑“0”。按表 1 的真值表逐个测试集成块中两个与 非门的逻辑功能
74LS20 I LED 1K 1234567 图5与非门逻辑功能测试电路 2.74LS20主要参数的测试 (1)分别按图2、3接线并进行测试,将测试结果记入表2中 (2)按图4接线,调节电位器R使从0W向高电平变化,逐点测量V和V的对 应值,记入表3中 五、实验记录:表1 输入 输出 D A00000000 B0000 0 0 111 C00110011 0 0 0 0001 0 11111 0 0
4 图 5 与非门逻辑功能测试电路 2．74LS20 主要参数的测试 （1）分别按图 2、3 接线并进行测试，将测试结果记入表 2 中。 （2）按图 4 接线，调节电位器 Rw 使从 0V 向高电平变化，逐点测量Vo 和Vi 的对 应值，记入表 3 中。 五、实验记录：表 1 输入 输出 A B C D Y1 Y2 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
表2 CCH N (mA) (mA) 表3 V00.2|0.40.60.81.01.52.0253.03.5… V (V) 六、实验预习要求 1.了解TTL与非门主要参数的定义和意义 2.熟悉各测试电路,了解测试原理及测试方法。 3.熟悉TTL与非门74LS20的外引线排列 4.自拟实验步骤和数据表格 七、实验报告 1.记录、整理实验结果,并对结果进行分析。 2.画出实测的电压传输特性曲线,并从中读出个有关参数值
5 表 2 CCL I (mA) CCH I (mA) iL I (mA) OL I (mA) No 表 3 Vi （V） 0 0.2 0.4 0.6 0.8 1.0 1.5 2.0 2.5 3.0 3.5 … Vo （V） 六、实验预习要求 1．了解 TTL 与非门主要参数的定义和意义。 2．熟悉各测试电路，了解测试原理及测试方法。 3．熟悉 TTL 与非门 74LS20 的外引线排列。 4．自拟实验步骤和数据表格。 七、实验报告 1．记录、整理实验结果，并对结果进行分析。 2．画出实测的电压传输特性曲线，并从中读出个有关参数值
实验三CMos集成逻辑门的逻辑功能与参数测试 、实验目的 1.掌握CMoS集成门电路的逻辑功能和器件的使用规则 2.学会CMOS集成门电路主要参数的测试方法 二、实验原理 1.CMOS集成电路是将N沟道MS晶体管和P沟道MS晶体管同时用于一个集成 电路中,成为组合二种沟道MOS管性能的更优良的集成电路,CMOS集成电路的 主要优点是: (1)功耗低,其静态工作电流在10-A数量级,是目前所有数字集成电路中最低 的,而TTL器件的功耗则大得多 (2)高输入阻抗,通常大于10g,远高于TTL器件的输入阻抗。 (3)接近理想的传输特性,输出高电平可达电源电压的99.9%以上,低电平可 达电源电压的0.1%以下,因此输出逻辑电平的摆幅很大,噪章容限很高。 (4)电源电压范围广,可在+3V~+18V范围内正常运行 (5)由于有很高的输入阻抗,要求驱动电流很小,约0.1uA,输出电流在+5V电 源下约为500uA,远小于TTL电路,如以此电流来驱动同类门电路,其扇出系数 将非常大。在一般低频率时,无需考虑扇出系数,但在高频时,后级门的输入电 容将成为主要负载,使其扇出能力下降,所以在较高频率工作时,CMOS电路的 扇出系数一般取10-20。 2.CMOS门电路逻辑功能 尽管CMS与TIL电路内部结构不同,但它们的逻辑功能完全一样。本实验 将测定与门CC4081,或门C4071,与非门CC401,或非门CC4001的逻辑功能。 3.CMS与非门的主要参数 CMoS与非门主要参数的定义及测试方法与TIL电路相仿,从略。 4.CMOS电路的使用规则 由于CMoS电路有很高的输入阻抗,这给使用者带来一定的麻烦,即外来的 干扰信号很容易在一些悬空的输入端上感应出很高的电压,以至损坏器件
1 实验三 CMOS 集成逻辑门的逻辑功能与参数测试 一、实验目的 l．掌握 CMOS 集成门电路的逻辑功能和器件的使用规则。 2．学会 CMOS 集成门电路主要参数的测试方法 二、实验原理 1．CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一个集成 电路中，成为组合二种沟道 MOS 管性能的更优良的集成电路，CMOS 集成电路的 主要优点是： (1）功耗低，其静态工作电流在 9 10− A 数量级，是目前所有数字集成电路中最低 的，而 TTL 器件的功耗则大得多。 (2)高输入阻抗，通常大于 10 10 Ω，远高于 TTL 器件的输入阻抗。 (3)接近理想的传输特性，输出高电平可达电源电压的 99．9％以上，低电平可 达电源电压的 0．1％以下，因此输出逻辑电平的摆幅很大，噪章容限很高。 (4)电源电压范围广，可在+3V～+18V 范围内正常运行。 (5)由于有很高的输入阻抗，要求驱动电流很小，约 0．1uA，输出电流在+5V 电 源下约为 500uA，远小于 TTL 电路，如以此电流来驱动同类门电路，其扇出系数 将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电 容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS 电路的 扇出系数一般取 10—20。 2．CMOS 门电路逻辑功能 尽管 CMOS 与 TTL 电路内部结构不同，但它们的逻辑功能完全一样。本实验 将测定与门 CC408l，或门 CC4071，与非门 CC401l，或非门 CC400l 的逻辑功能。 3．CMOS 与非门的主要参数 CMOS 与非门主要参数的定义及测试方法与 TTL 电路相仿，从略。 4．CMOS 电路的使用规则 由于 CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的 干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件