WR、RD:输出,用于片外数据存储器(RAM)的读、写控 制。当执行片外数据存储器操作指令MOVx时,自动生成RD、WR 控制信号。 常用地址锁存器管脚见图82。 8D透明锁存器74LS373的锁存允许信号G是电平锁存。当G 从高电平转为低电平时,将其输入端的数据锁存在输出端。当 ALE为高电平时,8D锁存器74LS373的输入和输出是透明的。当 ALE出现下降沿后,8D锁存器74LS373的输出即为A0~A7,这时 P0口上出现的是数据,实现了地址低8位和数据线的分离。 在单片微机应用系统中,为了唯一地选择片外某一存储单元 或IO端口,需要进行二次选择。一是必须先找到该存储单元或IO 端口所在的芯片,一般称为“片选”,二是通过对芯片本身所具 有的地址线进行译码,然后确定唯一的存储单元或IO端口,称为
、 ：输出，用于片外数据存储器（RAM）的读、写控 制。当执行片外数据存储器操作指令MOVX时，自动生成 、 控制信号。 常用地址锁存器管脚见图8–2。 8D透明锁存器74LS373的锁存允许信号G是电平锁存。当G 从高电平转为低电平时，将其输入端的数据锁存在输出端。当 ALE为高电平时，8D锁存器74LS373的输入和输出是透明的。当 ALE出现下降沿后，8D锁存器74LS373的输出即为A0～A7，这时 P0口上出现的是数据，实现了地址低8位和数据线的分离。 在单片微机应用系统中，为了唯一地选择片外某一存储单元 或I/O端口，需要进行二次选择。一是必须先找到该存储单元或I/O 端口所在的芯片，一般称为“片选” ，二是通过对芯片本身所具 有的地址线进行译码，然后确定唯一的存储单元或I/O端口，称为 “字 选” 。 WR RD RD WR
片选”保证每次读或写时,只选中某一片存储器芯片 或ⅣO接口芯片。常用的方法有四种:“线选法”、“地址译码 法”、应用“可编程器件PAL/GAL”或“IO口线”。 (1)线选法:。线选法常一般是利用单片微机的最高几位 空余的地址线中一根(如P2.7)作为某一片存储器芯片或O接口 芯片的“片选”控制线。用于应用系统中扩展芯片较少的场合 2)译码法:用译码器对空余的高位地址线进行译码, 而译码器的输出作为“片选”控制线。常用的译码器有3/8译码 器74LS138、双2/4译码器74LS139、4/16译码器74LS154等 38译码器74538的管脚见图83。C2AG2B G1 :使能端。当G1=1, 0时 芯片使能 、B、A:译码器输入,高电平有效。 :译码器输出,低电平有效
“片选” 保证每次读或写时，只选中某一片存储器芯片 或I/O接口芯片。常用的方法有四种： “线选法” 、 “地址译码 法” 、应用 “可编程器件PAL/GAL” 或“I/O口线” 。 (1) 线选法：。线选法常一般是利用单片微机的最高几位 空余的地址线中一根(如P2.7) 作为某一片存储器芯片或I/O接口 芯片的“片选” 控制线。用于应用系统中扩展芯片较少的场合 。 (2) 译码法：用译码器对空余的高位地址线进行译码， 而译码器的输出作为“片选” 控制线。常用的译码器有3/8译码 器74LS138、双2/4译码器74LS139、4/16译码器74LS154等。 3/8译码器74LS138的管脚见图8–3。 ·G1、 、 ：使能端。当G1=1， = =0时， 芯片使能。 ·C、B、A：译码器输入，高电平有效。 · ：译码器输出，低电平有效。 G2A G2B G2A G2B Y
正常情况下,只有一根输出是低电平,其余输出都是高电平。这 样,当译码器输出作为单片微机应用系统中外扩芯片的片选控制 线时,保证每次读或写时只选中一个芯片。 部分地址线参加译码时,称为部分地址译码,这时芯片的 地址会有重叠。16根地址线全部参加译码的,称为全地址译码。 图84示意的是通过3/8译码器74LS138获得64K地址。 图8-4中3/8译码器74LS138已经使能,其输出由C、B、A的状态 决定,作为各个扩展芯片的片选控制信号,加上芯片本身所具有 的地址线共同决定每一个存储单元或I/O端口的地址,全地址译 码的地址是唯一的
正常情况下，只有一根输出是低电平，其余输出都是高电平。这 样，当译码器输出作为单片微机应用系统中外扩芯片的片选控制 线时，保证每次读或写时只选中一个芯片。 部分地址线参加译码时，称为部分地址译码，这时芯片的 地址会有重叠。16根地址线全部参加译码的，称为全地址译码。 图8–4示意的是通过3/8译码器74LS138获得64K地址。 图8–4中3/8译码器74LS138已经使能，其输出由C、B、A的状态 决定，作为各个扩展芯片的片选控制信号，加上芯片本身所具有 的地址线共同决定每一个存储单元或I/O端口的地址，全地址译 码的地址是唯一的
0RAM地址分配为000~1FFFH,共8K。(A15=A14=A13=0) #1芯片地址分配为2000H~3FFH,共8K。(A15=0,A14=0, A13=1) #2芯片地址分配为4000H~5FFFH,共8K。(A15=0,A14=1, A13=0) #3芯片地址分配为6000~7FFH,共8K。(A15=0,A14=1, A13=1) #4芯片地址分配为8000H~9FFFH,共8K。(A15=1,A14=0, A13=0) #5芯片地址分配为A00~ BFFFH,共8K。(A15=1,A14=0, A13=1) #6芯片地址分配为C000H~ DFFFH,共8K。(A15=1,A14=1, A13=0) #7IO地址分配为E000~ FFFFH,共8K。(A15=1,A14=1 A13=1)
#0 RAM地址分配为0000H～1FFFH，共8K。(A15=A14=A13=0) #1芯片地址分配为2000H～3FFFH，共8K。(A15=0，A14=0， A13=1) 芯片地址分配为4000H～5FFFH，共8K。 (A15=0，A14=1， A13=0) #3 芯片地址分配为6000H～7FFFH，共8K。(A15=0，A14=1， A13=1) #4 芯片地址分配为8000H～9FFFH，共8K。(A15=1，A14=0， A13=0) #5 芯片地址分配为A000H～BFFFH，共8K。 (A15=1，A14=0， A13=1) #6 芯片地址分配为C000H～DFFFH，共8K。(A15=1，A14=1， A13=0) #7 I/O地址分配为E000H～FFFFH，共8K。(A15=1，A14=1， A13=1)
2.80C51系列单片微机的系统并行扩展能力 由于地址总线宽度为16位,在片外可扩展的存储器最大容 量为64KB,地址为0000H~ FFFFH。片外数据存储器与程序存 储器的操作使用不同的指令和控制信号,允许两者的地址重复, 故片外可扩展的数据存储器与程序存储器分别为64KB。 片外数据存储器与片内数据存储器的操作指令不同(片外 RAM只能用MOvX指令)。允许两者地址重复,亦即外部扩展 数据存储器地址可从0000开始。 I/O口扩展与片外数据存储器统一编址,不再另外提供地 址线
由于地址总线宽度为 16位，在片外可扩展的存储器最大容 量为64KB，地址为0000H～FFFFH。片外数据存储器与程序存 储器的操作使用不同的指令和控制信号，允许两者的地址重复， 故片外可扩展的数据存储器与程序存储器分别为64 KB。 片外数据存储器与片内数据存储器的操作指令不同（片外 RAM只能用MOVX指令）。允许两者地址重复，亦即外部扩展 数据存储器地址可从0000H开始。 I/O口扩展与片外数据存储器统一编址，不再另外提供地 址线