端口B和C:都包含一个8位数据输入缓 冲器和一个8位的数据输出锁存器缓冲器, 输出数据能锁存,输入数据不锁存 端口C:可分成两个4位端口,分别定义 为输入或输出端口,还可定义为控制、状 态端口,配合端口A和端口B工作
端口B和C: 都包含一个8位数据输入缓 冲器和一个8位的数据输出锁存器/缓冲器， 输出数据能锁存，输入数据不锁存。 端口C:可分成两个4位端口，分别定义 为输入或输出端口，还可定义为控制、状 态端口，配合端口A和端口B工作
(2)A组和B组控制部件 A口:PAo~PA7 A组 C口的高4位PC4~PC7 B口:PBo~PB7 B组 C口的低4位:PCo~PC3
(2) A组和B组控制部件 A组 A口：PA0~PA7 C口的高4位:PC4~PC7 B组 B口：PB0~PB7 C口的低4位：PC0~PC3
A组,B组的控制存器, 接收来自数据总线的控制字 并根据控制确定各端口的工 作状态和工作方式
A组，B组的控制寄存器， 接收来自数据总线的控制字， 并根据控制字确定各端口的工 作状态和工作方式
(3)数据总线缓冲器 三态双向8位缓冲器,是8255A与 CPU之间的数据接口。传送输入数据、 输出数据、控制命令字
(3) 数据总线缓冲器 三态双向8位缓冲器，是8255A与 CPU 之间的数据接口。传送输入数据、 输出数据、控制命令字
(4读/写控制部件 接收来自CPU地址总线信号和控制信号, 并发出命令到两个控制组(A组和B组)。 CS:片选信号,接CPU高位地址的译码输出 RD:读信号,RD有效CPU读8255A的数据或状 态 WR:写信号,WR有效,CPU向8255A写入的 控制或数据信息
(4)读/写控制部件 接收来自CPU地址总线信号和控制信号， 并发出命令到两个控制组 (A组和B组)。 CS：片选信号，接CPU高位地址的译码输出 WR：写信号，WR有效，CPU向8255A写入的 控制或数据信息。 RD：读信号,RD有效,CPU读8255A的数据或状 态；