本章介绍 Verilog HDL语言的发展历史和它的主要能力

本章给出了一些用 Verilog hdl编写的硬件建模实例

本章介绍了如何编写测试验证程序(test bench)测试验证程序用于测试和验证设计的正 确性。Verilog HDL提供强有力的结构来说明测试验证程序

本章讲述诸如函数、任务、层次结构、值变转储文件和编译程序指令等多种论题

在前面九章学习的基础上,通过本章十个阶段的练习,一定能逐步掌握 Verilog hdl设计的 要点。我们可以先理解样板模块中每一条语句的作用,然后对样板模块进行综合前和综合后 仿真,再独立完成每一阶段规定的练习。当十个阶段的练习做完后,便可以开始设计一些简 单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然,复杂的数 字逻辑系统的设计和验证,不但需要系统结构的知识和经验的积累,还需要了解更多的语法 现象和掌握高级的 Verilog hdl系统任务,以及与C语言模块接口的方法(即PLI),这些已 超出的本书的范围。有兴趣的同学可以阅读 Verilog语法参考资料和有关文献,自己学习, 我们将在下一本书中介绍 Verilog较高级的用法

本章重点 9.1阻抗和导纳 9.3正弦稳态电路的分析 9.4正弦稳态电路的功率 9.5复功率 9.6最大功率传输

本章重点 8.1复数 8.2正弦量 8.3相量法的基础 8.4电路定律的相量形式

第7章一阶电路和二阶电路的时域分析 71动态电路的方程及其初始条件 7.2一阶电路的零输入响应 73-阶电路的零状态响应 74一阶电路的全响应 7.5二阶电路的零输入响应

本章重点 6.1电容元件 6.2电感元件 6.3电容、电感元件的串联与并联

本章重点 5.1运算放大器的电路模型 5.2比例电路的分析 5.3含有理想运算放大器的电路分析